Sèvè kalkil milti-nœd MSI CD270
Espesifikasyon
- Modèl: G52-S3862X1
- CPU: CD270-S3071-X2
- Bò pou kondwi: 12 x Bò pou kondwi 2.5 U.2 ranplasabl a cho (PCIe 5.0 x4, NVMe)
- Memwa: Sipòte fant DDR5 DIMM konpatib ak RDIMM, 3DS-RDIMM, ak MRDIMM
CD270-S3071-X2
Gid Demaraj Rapid Sistèm Sèvè a
Deskripsyon
| 1 | Pò COM USB Kalite-A | 5 | Sistèm Status ki ap dirije |
| 2 | USB 2.0 Kalite-A Port | 6 | Bouton LED UID (defo)/ Bouton Reyajiste Sistèm* |
| 3 | Pò Ethernet 1000Base-T (pou jesyon) | 7 | Bouton LED pouvwa sistèm lan |
| 4 | Mini-DisplayPort | 8 | Plas pou kat OCP 3.0 Mezzanine |
* Bouton LED UID a kapab fonksyone tou kòm yon bouton réinitializasyon sistèm, konfigire avèk jumper J1_1 la.
Retire Plato Nœd Sistèm
Enpòtan
- Etenn nòd la an premye: Retire yon nòd ki limen ap lakòz yon pèt kouran imedyat.
- Pouvwa Endepandan: Chak nœd fonksyone ak pwòp ekipman pou pouvwa li. Lè w etenn yon nœd, sa pa afekte lòt yo.
Etap yo retire
- Rale latch pous la sou kote pou libere ne a.
- Kenbe manch lan pou glise ne a dousman soti nan fant li.
Sipòte pwa ne a pandan w ap retire li pou anpeche li tonbe aksidantèlman.
CPU
Yon sèl processeur Intel® Xeon® seri 6900P, TDP jiska 500W pou chak nœd.
CPU ak Enstalasyon Heatsink
memwa
Chak ne sipòte 12 fant DDR5 DIMM, konpatib ak RDIMM, 3DS-RDIMM ak MRDIMM.
| Kalite DIMM | Max Frekans | Kapasite Maksimòm pou chak DIMM |
| RDIMM/ 3DS-RDIMM | 6400 MT/s (1DPC) | 256 GB |
| MRDIMM | 8800 MT/s (1DPC) |
Dyagram Konfigirasyon DIMM DDR5 Sèlman (pou Seri Intel® Xeon® 6900P)
⚠ Enpòtan
- Ta dwe gen omwen yon DIMM DDR5 pou chak priz.
- Konfigirasyon memwa DDR5 yo mande menm kalite DIMM, ran, vitès ak dansite.
- Li pa otorize pou melanje machann, RDIMM ki pa 3DS/3DS, RDIMM 9×4, oubyen DIMM x8/x4.
- Melanje DIMM ak diferan frekans fonksyònman pa valide. Lè frekans yo diferan, sistèm nan itilize vitès komen ki pi ba a pa defo.
Komisyon Konsèy Sistèm
Konektè, kavalye ak LED sou tablo
| Non | Deskripsyon |
| Komisyon Konsèy Sistèm | |
| JPICPWR_1~4 | Konektè pouvwa 12V PICPWR (12-pin) |
| JPICPWR_5 | Konektè pouvwa 12V PICPWR (6-pin) |
| JPWR1 ~ 2 | Konektè pouvwa 4-pin |
| JMCIO1 ~ 9 | Konektè MCIO 8i (PCIe 5.0 x8) |
| M2_1 ~ 2 | Plas M.2 (Kle M, PCIe 5.0 x2, 2280/22110) |
| OCP0 | Plas mezzanine OCP 3.0 (PCIe 5.0 x16, NCSI sipòte) |
| DC-SCM | Plas kwen DC-SCM 2.0 |
| JCOOL2 | Header deteksyon flit likid 4-Pin |
| JCOOL3 | Konektè refwadisman likid 6-Pin |
| JUSB3 | Konektè USB 3.2 Gen 1 (5 Gbps, pou 2 pò USB) |
| JFP1~2 | Antèt panèl kontwòl DC-MHS |
| JPDB_MGNT | Antèt jesyon PDB |
| JIPMB1 | Antèt IPMB (debogaj sèlman) |
| JVROC1 | Konektè VROC (debogaj sèlman) |
| FBP_I2C_1~3 | Tèt I2C |
| JCHASSIS1 | Tèt entrizyon chasi |
| JPASSWORD_C_1 | Kavalye efase modpas (pin 1-2 pa defo, Nòmal) |
| JUART_SEL1 | Kavalye seleksyon UART BMC/CPLD (pin 1-2 pa defo, UART BMC pou CPU) |
| JTAG_SEL2 | JTAG chwazi jumper (pin 2-3 pa defo, BMC pou CPU) |
| JBAT1 | Kavalye seleksyon MBP/I3C (pin 1-2 pa defo, MBP) |
| JBAT2 | Kavalye klè RTC (pin 1-2 pa defo, Nòmal) |
| JBAT7 | Kavalye seleksyon flash PESTI (broch 2-3 pa defo, flash PESTI2) |
| LED_H1, LED_L1 | Port 80 debug LEDs |
| Modil MGT1 DC-SCM | |
| TPM | Antèt SPI TPM (pou TPM20-IRS) |
| M2_1 | Plas M.2 (Kle M, pou ROT1) |
| J_JTAG | Antèt pwogramasyon manyèl (debogaj sèlman) |
| J3D2 | Fòse kavalye aktyalizasyon BMC (pin 1 pa defo, Nòmal) |
| J3C1 | Kavalye FRU (broch 2-3 pa defo, FRU fonksyone nòmalman) |
| J3C5 | JTAG Kavalye SW (pin 2-3 pa defo, J)TAG Aktive lojisyèl) |
| J1_1 | Kavalye seleksyon bouton ID/Reyajisteman (broch 1-2 pa defo, bouton ID) |
| LED1 | BMC batman kè ki ap dirije |
Kesyon yo poze souvan
- K: Èske mwen ka melanje diferan kalite DIMM nan sistèm sa a?
A: Non, melanje vandè, RDIMM ki pa 3DS/3DS, RDIMM 9×4, oubyen DIMM x8/x4 pa otorize. Li rekòmande pou itilize DIMM idantik pou pèfòmans optimal. - K: Ki kapasite memwa maksimòm ki sipòte pou chak DIMM DDR5?
A: Kapasite maksimòm ki sipòte pou chak DDR5 DIMM se 256 GB.
Dokiman / Resous
 | Sèvè Konpitasyon Plizyè Nœd CD270 |
Referans
- Manyèl itilizatèmanual.tools
Published: July 10, 2025
Mizajou: 11 jiyè 2025