Microsemi AC490 RTG4 FPGA: Bati yon sous-sistèm processeur Mi-V

Istwa revizyon

Istwa revizyon an dekri chanjman ki te aplike nan dokiman an. Chanjman yo nan lis pa revizyon, kòmanse ak piblikasyon ki pi aktyèl la.

Revizyon 3.0

Sa ki anba la a se yon rezime chanjman ki fèt nan revizyon sa a.

• Mete ajou dokiman an pou Libero SoC v2021.2.
• Mete ajou Figi 1, paj 3 jiska Figi 3, paj 5.
• Ranplase Figi 4, paj 5, Figi 5, paj 7, ak Figi 18, paj 17.
• Mete ajou Tablo 2, paj 6 ak Tablo 3, paj 7.
• Te ajoute Apendis 1: Pwogramasyon Aparèy la Sèvi ak FlashPro Express, paj 14.
• Te ajoute Apendis 3: Kouri Script TCL, paj 20.
• Retire referans yo nan nimewo vèsyon Libero.

Revizyon 2.0
Sa ki anba la a se yon rezime chanjman ki fèt nan revizyon sa a.

• Te ajoute enfòmasyon sou seleksyon pò COM nan Enstalasyon Materyèl la, paj 9.
• Mete ajou kijan pou chwazi pò COM apwopriye a nan Kouri Demo a, paj 11.

Revizyon 1.0
Premye piblikasyon dokiman an.

Bati yon Subsystem Mi-V processeur

Microchip ofri IP processeur Mi-V, yon processeur RISC-V 32-bit ak chèn zouti lojisyèl pou devlope desen ki baze sou processeur RISC-V. RISC-V, yon estanda Open Instruction Set Architecture (ISA) anba gouvènans Fondasyon RISC-V, ofri anpil avantaj, ki gen ladan pèmèt kominote sous ouvè a teste ak amelyore debaz yo nan yon vitès pi vit pase ISA fèmen.
RTG4® FPGAs sipòte Mi-V mou processeur pou kouri aplikasyon pou itilizatè yo. Nòt aplikasyon sa a dekri kijan pou konstwi yon sous-sistèm processeur Mi-V pou egzekite yon aplikasyon itilizatè ki soti nan RAM yo oswa memwa DDR deziyen yo.

Kondisyon konsepsyon
Tablo ki anba la a bay lis kondisyon pyès ki nan konpitè ak lojisyèl pou kouri Demo a.

Tablo 1 • Kondisyon konsepsyon

Lojisyèl

• Libero® System-on-Chip (SoC)
• FlashPro Express
• SoftConsole

Nòt: Gade nan readme.txt la file bay nan konsepsyon an files pou vèsyon lojisyèl yo itilize ak konsepsyon referans sa a.

Nòt: Libero SmartDesign ak ekran konfigirasyon yo montre nan gid sa a se pou rezon ilistrasyon sèlman.
Louvri konsepsyon Libero a pou wè dènye mizajou yo.

Prekondisyon

Anvan ou kòmanse:

1. Telechaje epi enstale Libero SoC (jan sa endike nan websit pou konsepsyon sa a) sou PC lame a soti nan kote sa a: https://www.microsemi.com/product-directory/design-resources/1750-libero-soc
2. Pou konsepsyon Demo filelyen telechaje a: http://soc.microsemi.com/download/rsc/?f=rtg4_ac490_df

Deskripsyon Design

Gwosè RTG4 μPROM se 57 KB. Aplikasyon itilizatè ki pa depase gwosè μPROM yo ka estoke nan μPROM epi egzekite nan memwa entèn Gwo SRAM (LSRAM). Aplikasyon itilizatè ki depase gwosè μPROM yo dwe estoke nan yon memwa ekstèn ki pa temèt. Nan ka sa a, yon bootloader egzekite soti nan μPROM oblije inisyalize memwa SRAM entèn oswa ekstèn ak aplikasyon an sib soti nan memwa ki pa temèt.
Konsepsyon referans lan demontre kapasite bootloader pou kopye aplikasyon sib la (ki gen gwosè 7 KB) soti nan SPI flash nan memwa DDR, epi egzekite soti nan memwa DDR. Bootloader la egzekite soti nan memwa entèn yo. Seksyon kòd la sitiye nan μPROM, ak seksyon done a sitiye nan entèn Gwo SRAM (LSRAM).

Nòt: Pou plis enfòmasyon sou fason pou konstwi pwojè Mi-V bootloader Libero a ak kijan pou konstwi pwojè SoftConsole a, gade nan TU0775: PolarFire FPGA: Konstriksyon yon Mi-V Processor Subsystem Tutorial
Figi 1 montre dyagram blòk an tèt nivo konsepsyon an.

Figi 1 • Dyagram Blòk Nivo Top

Jan yo montre nan Figi 1, pwen sa yo dekri koule done nan konsepsyon an:

• Processeur Mi-V la egzekite bootloader ki soti nan μPROM ak LSRAM deziyen yo. Bootloader la koòdone ak entèfas a atravè blòk CoreUARTapb la epi tann kòmandman yo.
• Lè yo resevwa kòmandman pwogram SPI flash nan men entèfas, bootloader pwograme flash SPI a ak aplikasyon sib la resevwa nan men entèfas.
• Lè yo resevwa kòmandman bòt nan men entèfas, bootloader la kopye kòd aplikasyon an soti nan flash SPI a nan DDR ak Lè sa a, egzekite li nan DDR.

Estrikti revèy
Gen de domèn revèy (40 MHz ak 20 MHz) nan konsepsyon an. Osilator kristal 50 MHz sou tablo a konekte ak blòk PF_CCC ki jenere revèy 40 MHz ak 20 MHz. Revèy sistèm 40 MHz la kondui subsistèm processeur Mi-V konplè eksepte μPROM. Revèy 20 MHz kondui RTG4 μPROM ak koòdone RTG4 μPROM APB. RTG4 μPROM sipòte yon frekans revèy ki rive jiska 30 MHz. DDR_FIC se configuré pou koòdone otobis AHB, ki opere nan 40 MHz. Memwa DDR a opere nan 320 MHz.
Figi 2 montre estrikti revèy la.

Figi 2 • Estrikti klòch

Reyajiste estrikti
POWER_ON_RESET_N ak siyal LOCK yo ANDed, epi siyal pwodiksyon an (INIT_RESET_N) yo itilize pou reset blòk RTG4FDDRC_INIT la. Apre yo fin lage reset FDDR la, kontwolè FDDR la vin inisyalize, epi apre siyal INIT_DONE a deklare. Yo itilize siyal INIT_DONE pou reset processeur Mi-V, periferik, ak lòt blòk nan konsepsyon an.

Figi 3 • Reyajiste Estrikti

Aplikasyon Materyèl
Figi 4 montre konsepsyon Libero nan konsepsyon referans Mi-V.

Figi 4 • SmartDesign Modil

Nòt: Ekran Libero SmartDesign yo montre nan nòt aplikasyon sa a se pou rezon ilistrasyon sèlman. Louvri pwojè Libero a pou wè dènye mizajou ak vèsyon IP yo.

Blòk IP
Figi 2 lis blòk IP yo itilize nan konsepsyon referans sou sistèm processeur Mi-V ak fonksyon yo.

Tablo 2 • IP Blocks1

Tout gid itilizatè IP ak manyèl yo disponib nan Libero SoC -> Katalòg.

RTG4 μPROM estoke jiska 10,400 mo 36-bit (374,400 bit nan done). Li sipòte sèlman operasyon lekti pandan operasyon nòmal aparèy apre aparèy la pwograme. Nwayo processeur MIV_RV32_C0 a gen ladann yon inite chache enstriksyon, yon tiyo ekzekisyon, ak yon sistèm memwa done. Sistèm memwa processeur MIV_RV32_C0 la gen ladann kachèt enstriksyon ak kachèt done. Nwayo MIV_RV32_C0 a gen ladan de koòdone ekstèn AHB - koòdone mèt otobis memwa AHB (MEM) ak koòdone mèt otobis AHB Memory Mapped I/O (MMIO). Kontwolè kachèt la sèvi ak koòdone AHB MEM pou ranpli enstriksyon yo ak kachèt done yo. Yo itilize koòdone AHB MMIO pou yon aksè san kachèt nan periferik I/O.

Kat memwa nan koòdone AHB MMIO ak koòdone MEM yo se 0x60000000 a 0X6FFFFFFF ak 0x80000000 a 0x8FFFFFFF, respektivman. Adrès vektè reset processeur a se configurable. Reset MIV_RV32_C0 a se yon siyal aktif-ba, ki dwe de-afime nan senkronizasyon ak revèy sistèm nan atravè yon senkronize reset.

Pwosesè MIV_RV32_C0 a jwenn aksè nan memwa ekzekisyon aplikasyon an lè l sèvi avèk koòdone AHB MEM la. Enstans otobis CoreAHBLite_C0_0 configured pou bay 16 plas esklav, chak gwosè 1 MB. Memwa RTG μPROM, ak blòk RTG4FDDRC ​​yo konekte nan otobis sa a. Yo itilize μPROM pou estoke aplikasyon bootloader la.

Processeur MIV_RV32_C0 dirije tranzaksyon done ant adrès 0x60000000 ak 0x6FFFFFFF nan koòdone MMIO. Koòdone MMIO a konekte ak otobis CoreAHBLite_C1_0 pou kominike ak periferik ki konekte ak fant esklav li yo. Enstans otobis CoreAHBLite_C1_0 configured pou bay 16 plas esklav, chak gwosè 256 MB. UART, CoreSPI, ak CoreGPIO periferik yo konekte ak otobis CoreAHBLite_C1_0 atravè pon CoreAHBTOAPB3 ak otobis CoreAPB3.

Kat memwa
Tablo 3 bay lis kat memwa memwa yo ak periferik yo.

Tablo 3 • Kat memwa

Aplikasyon lojisyèl

Konsepsyon referans lan fileyo enkli espas travay SoftConsole ki gen pwojè lojisyèl sa yo:

• Bootloader
• Aplikasyon Sib

Bootloader
Aplikasyon bootloader pwograme sou μPROM pandan pwogramasyon aparèy la. Bootloader la aplike fonksyon sa yo:

• Pwogramasyon SPI Flash ak aplikasyon sib la.
• Kopi aplikasyon an sib soti nan SPI Flash nan memwa DDR3.
• Chanje ekzekisyon pwogram lan nan aplikasyon an sib ki disponib nan memwa DDR3.
  Aplikasyon bootloader la dwe egzekite soti nan μPROM ak LSRAM kòm pile. Pakonsekan, adrès ROM ak RAM nan script linker yo mete nan adrès kòmanse nan μPROM ak LSRAM deziyen, respektivman. Seksyon kòd la egzekite soti nan ROM ak seksyon done egzekite soti nan RAM jan yo montre nan Figi 5.

Figi 5 • Bootloader Linker Script

Script linker a (microsemi-riscv-ram_rom.ld) disponib nan la
SoftConsole_Project\mivrv32im-bootloader katab konsepsyon an files.

Aplikasyon Sib
Aplikasyon sib la ap bat poul 1, 2, 3, ak 4 abò a epi enprime mesaj UART yo. Aplikasyon sib la dwe egzekite nan memwa DDR3. Pakonsekan, seksyon kòd ak pile nan script linker yo mete nan adrès kòmanse memwa DDR3 jan yo montre nan Figi 6.

Figi 6 • Target Application Linker Script

Script linker (microsemi-riscv-ram.ld) disponib nan katab aplikasyon SoftConsole_Project\miv-rv32imddr nan konsepsyon an. files.

Mete kanpe Materyèl la

Etap sa yo dekri kijan pou mete pyès ki nan konpitè a:

1. Asire w ke tablo a etenn lè l sèvi avèk switch SW6 la.
2. Konekte kavalye yo sou twous devlopman RTG4, jan yo montre nan tablo sa a:
   Tablo 4 • Kavalye

   Kavalye	PIN Soti nan	PIN Pou	Kòmantè
   J11, J17, J19, J23, J26, J21, J32, ak J27	1	2	Default
   J16	2	3	Default
   J33	1	2	Default
   	3	4

3. Konekte PC lame a nan konektè J47 la lè l sèvi avèk kab USB la.
4. Asire w ke chofè pon USB pou UART yo detekte otomatikman. Sa a ka verifye nan manadjè a aparèy nan PC lame a.
5. Jan yo montre nan Figi 7, pwopriyete yo pò COM13 montre ke li konekte ak USB Serial Converter C. Pakonsekan, COM13 chwazi nan ansyen sa a.ample. Nimewo pò COM la se sistèm espesifik.
   Figi 7 • Manadjè Aparèy
   Nòt: Si chofè pon USB pou UART yo pa enstale, telechaje epi enstale chofè yo www.microsemi.com//documents/CDM_2.08.24_WHQL_Certified.zip.
6. Konekte ekipman pou pouvwa a nan konektè J9 epi chanje ON switch ekipman pou pouvwa a, SW6.

Figi 8 • Twous Devlopman RTG4

Kouri Demo a

Chapit sa a dekri etap pou pwograme aparèy RTG4 la ak konsepsyon referans la, pwogramasyon SPI Flash ak aplikasyon sib la, epi demaraj aplikasyon sib la nan memwa DDR lè l sèvi avèk Mi-V Bootloader GUI.

Kouri Demo a enplike etap sa yo:

1. Pwogramasyon Aparèy RTG4 la, paj 11
2. Kouri Mi-V Bootloader, paj 11

Pwogramasyon RTG4 Aparèy la
Aparèy RTG4 la ka pwograme swa lè l sèvi avèk FlashPro Express oswa Libero SOC.

• Pou pwograme Twous Devlopman RTG4 ak travay la file bay kòm yon pati nan konsepsyon an files w ap itilize lojisyèl FlashPro Express, al gade nan Anèks 1: Pwogramasyon Aparèy la Sèvi ak FlashPro Express,paj 14.
• Pou pwograme aparèy la lè l sèvi avèk Libero SoC, al gade nan Anèks 2: Pwogramasyon Aparèy la lè l sèvi avèk Libero SoC, paj 17.

Kouri Mi-V Bootloader la
Lè pwogramasyon yo fini avèk siksè, swiv etap sa yo:

1. Kouri setup.exe la file disponib nan konsepsyon sa a filekote yo ye.
   <$Download_Directory>\rtg4_ac490_df\GUI_Installer\Mi-V Bootloader_Installer_V1.4
2. Swiv sòsye enstalasyon an pou enstale aplikasyon Bootloader GUI la.
   Figi 9 montre RTG4 Mi-V Bootloader GUI la.
   Figi 9 • Mi-V Bootloader GUI
3. Chwazi pò COM ki konekte nan USB Serial Converter C jan yo montre nan Figi 7.
4. Klike sou bouton konekte a. Apre koneksyon siksè endikatè Wouj la vin vèt jan yo montre nan Figi 10.
   Figi 10 • Konekte pò COM
5. Klike sou bouton Import epi chwazi aplikasyon sib la file (.bin). Apre enpòte, chemen an nan file parèt sou entèfas a jan yo montre nan Figi 11.
   <$Download_Directory>\rtg4_ac490_df\Source_files
   Figi 11 • Enpòte Aplikasyon Sib la File
6. Jan yo montre nan Figi 11, klike sou Pwogram SPI Flash opsyon pou pwograme aplikasyon sib la sou SPI Flash la. Yon pop-up parèt apre yo fin pwograme SPI Flash jan yo montre nan Figi 12. Klike OK.
   Figi 12 • SPI Flash Pwograme
7. Chwazi opsyon Start Boot pou kopye aplikasyon an soti nan SPI Flash nan memwa DDR3 epi kòmanse egzekite aplikasyon an nan memwa DDR3. Apre siksè demaraj aplikasyon sib la soti nan memwa DDR3, aplikasyon an enprime mesaj UART ak bat itilizatè yo sou tablo LED1, 2, 3, ak 4 jan yo montre nan Figi 13.
   Figi 13 • Egzekite Aplikasyon nan DDR
8. Aplikasyon an ap kouri soti nan memwa a DDR3 ak sa a konkli Demo a. Fèmen Mi-V Bootloader GUI la.

Pwogramasyon Aparèy la Sèvi ak FlashPro Express

Seksyon sa a dekri kijan pou pwograme aparèy RTG4 la ak travay pwogramasyon an file lè l sèvi avèk FlashPro Express.

Pou pwograme aparèy la, fè etap sa yo:

1. Asire ke paramèt kavalye yo sou tablo a se menm jan ak sa yo ki nan lis nan Tablo 3 nan UG0617:
   RTG4 Devlopman Kit Itilizatè Gid.
2. Opsyonèlman, kavalye J32 ka mete pou konekte broch 2-3 lè w ap itilize yon pwogramè ekstèn FlashPro4, FlashPro5, oswa FlashPro6 olye de anviwònman kavalye default pou itilize FlashPro5 entegre.
   Nòt: Chanjman ekipman pou pouvwa a, SW6 dwe etenn pandan y ap fè koneksyon yo kavalye.
3. Konekte kab ekipman pou pouvwa a nan konektè J9 sou tablo a.
4. Power ON switch ekipman pou pouvwa SW6 la.
5. Si w ap itilize FlashPro5 entegre a, konekte kab USB a nan konektè J47 ak PC lame a.
   Altènativman, si w ap itilize yon pwogramè ekstèn, konekte kab riban an ak JTAG header J22 epi konekte pwogramè a nan PC lame a.
6. Sou PC lame a, lanse lojisyèl FlashPro Express la.
7. Klike sou Nouvo oswa chwazi Nouvo Pwojè Travay nan FlashPro Express Job nan meni Pwojè pou kreye yon nouvo pwojè travay, jan yo montre nan figi sa a.
   Figi 14 • FlashPro Express Job Project
8. Antre sa ki annapre yo nan bwat dyalòg New Job Project soti nan FlashPro Express Job:
   • Travay pwogramasyon file: Klike sou Browse, epi ale nan kote .job la file sitiye epi chwazi a file. Kote defo a se: \rtg4_ac490_df\Programming_Job
   • Kote pwojè travay FlashPro Express: Klike sou Browse epi navige nan kote pwojè FlashPro Express vle a.
     Figi 15 • Nouvo Pwojè Travay ki soti nan FlashPro Express Job
9. Klike sou OK. Pwogramasyon ki nesesè yo file se chwazi ak pare yo dwe pwograme nan aparèy la.
10. Fenèt FlashPro Express la parèt jan yo montre nan figi sa a. Konfime ke yon nimewo pwogramè parèt nan jaden an pwogramè. Si li pa fè sa, konfime koneksyon tablo yo epi klike sou Refresh/Rescan Programmers.
    Figi 16 • Pwogramasyon Aparèy la
11. Klike sou RUN. Lè aparèy la pwograme avèk siksè, yon estati RUN PASSED parèt jan yo montre nan figi sa a.
    Figi 17 • FlashPro Express—KOURI TE PASE
12. Fèmen FlashPro Express oswa klike sou Sòti nan tab Pwojè a.

Pwogramasyon aparèy la lè l sèvi avèk Libero SoC

Konsepsyon referans lan files genyen ladan yo pwojè Mi-V processeur subsystem ki te kreye lè l sèvi avèk Libero SoC. Aparèy RTG4 la ka pwograme lè l sèvi avèk Libero SoC. Pwojè Libero SoC a konplètman bati epi kouri soti nan sentèz, kote ak wout, verifikasyon distribisyon, jenerasyon done FPGA etalaj, aktyalizasyon kontni memwa μPROM, jenerasyon Bitstream, pwogramasyon FPGA.

Koule konsepsyon Libero yo montre nan figi sa a.

Figi 18 • Libero Design Flow

Pou pwograme aparèy RTG4 la, pwojè sou-sistèm Mi-V prosesè a dwe louvri nan Libero SoC epi etap sa yo dwe rekomande:

1. Mete ajou kontni memwa uPROM: Nan etap sa a, μPROM pwograme ak aplikasyon bootloader la.
2. Jenerasyon Bitstream: Nan etap sa a, Travay la file se pwodwi pou aparèy la RTG4.
3. Programmation FPGA: Nan etap sa a, aparèy RTG4 pwograme lè l sèvi avèk Travay la file.

Swiv etap sa yo:

1. Soti nan Libero Design Flow, chwazi Mete ajou kontni memwa uPROM.
2. Kreye yon kliyan lè l sèvi avèk opsyon Add.
3. Chwazi kliyan an epi chwazi opsyon Edit la.
4. Chwazi kontni nan file ak Lè sa a, chwazi opsyon nan Browse jan yo montre nan Figi 19.
   Figi 19 • Edit done Depo Kliyan
5. Navige nan konsepsyon sa a filekote yo ye a epi chwazi miv-rv32im-bootloader.hex la file jan yo montre nan Figi 20. <$Download_Directory>\rtg4_ac490_df
   • Mete la File Tape kòm Intel-Hex (*.hex).
   • Chwazi Sèvi ak chemen relatif nan anyè pwojè a.
   • Klike sou OK.
     Figi 20 • Enpòte memwa File
6. Klike sou OK.
   Kontni μPROM mete ajou.
7. Double-klike sou Jenere Bitstream jan yo montre nan Figi 21.
   Figi 21 • Jenere Bitstream
8. Double-klike sou Run PROGRAM Action pou pwograme aparèy la jan yo montre nan Figi 21.
   Aparèy RTG4 la pwograme. Gade Kouri Demo a, paj 11.

Kouri TCL Script la

Scripts TCL yo bay nan konsepsyon an fileKatab s anba anyè TCL_Scripts. Si sa nesesè, koule konsepsyon an ka repwodui soti nan Aplikasyon Design jiska jenerasyon travay file.

Pou kouri TCL a, swiv etap ki anba yo:

1. Lanse lojisyèl Libero a.
2. Chwazi Pwojè> Egzekite Script....
3. Klike sou Browse epi chwazi script.tcl nan anyè TCL_Scripts ki telechaje a.
4. Klike sou Kouri.

Apre ekzekisyon siksè nan script TCL, pwojè Libero kreye nan anyè TCL_Scripts.
Pou plis enfòmasyon sou scripts TCL, al gade nan rtg4_ac490_df/TCL_Scripts/readme.txt.
Gade Gid Referans Kòmandman Libero® SoC TCL pou plis detay sou kòmandman TCL. Kontakte
Sipò teknik pou nenpòt kesyon yo rankontre lè w ap kouri script TCL la.

Microsemi pa fè okenn garanti, reprezantasyon, oswa garanti konsènan enfòmasyon ki nan la a oswa konvnab nan pwodwi ak sèvis li yo pou nenpòt ki rezon patikilye, ni Microsemi pa pran okenn responsablite kèlkeswa ki soti nan aplikasyon an oswa itilizasyon nenpòt pwodwi oswa sikwi. Pwodwi yo vann anba a ak nenpòt lòt pwodwi Microsemi vann yo te sijè a tès limite epi yo pa ta dwe itilize ansanm ak ekipman oswa aplikasyon ki enpòtan pou misyon yo. Nenpòt espesifikasyon pèfòmans yo kwè yo dwe serye men yo pa verifye, ak Achtè dwe fè ak ranpli tout pèfòmans ak lòt tès nan pwodwi yo, pou kont li ak ansanm ak, oswa enstale nan, nenpòt pwodwi final. Achtè pa dwe konte sou okenn done ak espesifikasyon pèfòmans oswa paramèt Microsemi bay. Se responsablite Achtè a pou detèmine si nenpòt pwodwi yo konvnab poukont li epi teste ak verifye menm bagay la. Enfòmasyon Microsemi bay anba la a bay "jan yo ye a, kote yo ye" ak tout defo, epi tout risk ki asosye ak enfòmasyon sa yo se antyèman ak Achtè a. Microsemi pa bay okenn patant, lisans oswa okenn lòt dwa IP, klèman oswa anplis, kit li konsènan enfòmasyon sa yo oswa nenpòt ki bagay ki dekri nan enfòmasyon sa yo. Enfòmasyon yo bay nan dokiman sa a se pwopriyete Microsemi, epi Microsemi rezève dwa pou fè nenpòt chanjman nan enfòmasyon ki nan dokiman sa a oswa nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman.

Konsènan Microsemi
Microsemi, yon sipòtè totalman de Microchip Technology Inc. (Nasdaq: MCHP), ofri yon dosye konplè nan semi-conducteurs ak solisyon sistèm pou ayewospasyal ak defans, kominikasyon, sant done ak mache endistriyèl. Pwodwi yo gen ladan sikui entegre analòg melanje-siyal wo-pèfòmans ak radyasyon-di, FPGAs, SoCs ak ASICs; pwodwi jesyon pouvwa; distribisyon ak aparèy senkronizasyon ak solisyon tan egzak, mete estanda nan mond lan pou tan; aparèy pwosesis vwa; solisyon RF; eleman disrè; depo antrepriz ak solisyon kominikasyon, teknoloji sekirite ak évolutive anti-tamper pwodwi; solisyon Ethernet; Power-over-Ethernet ICs ak midspans; osi byen ke kapasite konsepsyon koutim ak sèvis yo. Aprann plis nan www.microsemi.com.

Katye Jeneral Microsemi
One Enterprise, Aliso Viejo,
CA 92656 USA
Nan peyi Etazini: +1 800-713-4113
Deyò USA: +1 949-380-6100
Komèsyal: +1 949-380-6136
Faks: +1 949-215-4996
Imèl: sales.support@microsemi.com
www.microsemi.com

©2021 Microsemi, yon sipòtè totalman pou Microchip Technology Inc. Tout dwa rezève. Microsemi ak logo Microsemi a se mak ki anrejistre Microsemi Corporation. Tout lòt mak komèsyal ak mak sèvis yo se pwopriyete pwopriyetè respektif yo

Dokiman / Resous

Microsemi AC490 RTG4 FPGA: Bati yon sous-sistèm processeur Mi-V [pdfGid Itilizatè AC490 RTG4 FPGA Bati yon sous-sistèm processeur Mi-V, AC490 RTG4, FPGA Bati yon sous-sistèm processeur Mi-V, sous-sistèm processeur Mi-V

Referans

• Manyèl itilizatè