Twous Splash Polar Fire FPGA JESD204B Entèfas Otonòm
Nòt aplikasyon
AN5978

Entwodiksyon

(Poze yon Kesyon)

Dokiman sa a dekri kijan pou fè demonstrasyon endepandan JESD204B a fonksyone sou Polar Fire ® Splash Board la lè w ap itilize aplikasyon GUI demonstrasyon endepandan JESD204B la. Aplikasyon GUI a vini ak konsepsyon an. fileKonsepsyon demonstrasyon an se yon konsepsyon referans ki konstwi lè l sèvi avèk blòk transceiver gwo vitès Polar Fire yo ak nwayo IP CoreJESD204BTX ak CoreJESD204BRX yo. Li opere nan mòd Loopback lè li voye done CoreJESD204BTX yo nan nwayo IP CoreJESD204BRX la atravè liy transceiver yo, ki boukle sou tablo a. Konfigirasyon loopback sa a fasilite yon demonstrasyon koòdone JESD endepandan ki pa bezwen Konvètisè Analòg-a-Dijital (ADC) oswa Konvètisè Dijital-a-Analòg (DAC).
Aparèy Microchip Polar Fire yo gen blòk transceiver entegre, gwo vitès ki ka jere vitès done ki sòti nan 250 Mbps rive nan 12.5 Gbps. Modil transceiver (PF_XCVR) la entegre plizyè blòk fonksyonèl pou sipòte plizyè pwotokòl seri gwo vitès nan FPGA a. JESD204B se yon estanda koòdone seri gwo vitès pou konvètisè done ki devlope pa komite JEDEC la. Estanda JESD204B a diminye kantite antre ak sòti done ant konvètisè done gwo vitès yo ak reseptè yo.
Microchip bay nwayo IP CoreJESD204BTX ak CoreJESD204BRX ki aplike koòdone transmetè ak reseptè estanda JESD204B la. Nwayo IP sa yo fasil pou entegre ak konvètisè done ki baze sou JESD204B pou devlope aplikasyon ki gen gwo lajè bande tankou transceiver enfrastrikti san fil, radyo defini pa lojisyèl, sistèm imaj medikal, ak kominikasyon rada ak sekirite. Nwayo IP sa yo sipòte lajè lyen soti nan x1 rive nan x4, ak vitès lyen soti nan 250 Mbps rive nan 12.5 Gbps pa liy lè l sèvi avèk souklas 0, 1 ak 2.
Pou plis enfòmasyon sou aplikasyon konsepsyon koòdone JESD204B a, ak tout blòk ak nwayo IP nesesè yo ki kreye nan Libero® SoC, gade Demo Design.

Ou ka pwograme konsepsyon entèfas endepandan JESD204B a lè l sèvi avèk nenpòt nan opsyon sa yo:

• Sèvi ak .job la file: Pou pwograme aparèy la lè l sèvi avèk .job la file bay ansanm ak konsepsyon an filegade Pwogramasyon Aparèy la avèk Flash Pro Express.
• Sèvi ak Libero SoC: Pou pwograme aparèy la lè l sèvi avèk Libero SoC, gade Egzekite konsepsyon demonstrasyon an. Sèvi ak opsyon sa a lè konsepsyon demonstrasyon an modifye.

Kondisyon konsepsyon

(Poze yon Kesyon)

Tablo ki anba la a lis resous ki nesesè pou fè demonstrasyon an fonksyone.
Tablo 1-1. Kondisyon konsepsyon

Egzijans	Version
Sistèm operasyon	Fenèt® 10 ak 11
Materyèl
Twous Splash Polar Fire® ak aparèy MPF300T-1FCG484E	Rev 2 oswa pi resan
Lojisyèl	Pou tout vèsyon lojisyèl ki nesesè pou kreye konsepsyon referans sa a, gade readme.txt file bay nan konsepsyon an files.
Flash Pro Express
Egzekitab GUI (founi ak konsepsyon an files)
Libero® SoC

Prekondisyon

(Poze yon kesyon)

Anvan ou kòmanse, fè etap sa yo:

• Telechaje epi enstale Libero® SoC (jan yo endike nan websit pou konsepsyon sa a) sou PC lame a soti nan Dokimantasyon Libero SoC.
• Telechaje konsepsyon Demo a files soti www.microchip.com/en-us/application-notes/an5978.
• Enstale aplikasyon GUI a lè w egzekite setup.exe la. file disponib nan konsepsyon an filedosye s: <$Design_Files_Directory>/mpf_an5978_df/GUI
  Nan fen enstalasyon an, yo ka mande w pou telechaje epi enstale FPGA_GUI_Pack la, si li poko disponib sou sistèm ou an.
• Ou kapab tou telechaje epi enstale manyèlman Pakè FPGA_GUI_Microchip.

Enpòtan: A Ou bezwen yon lisans Libero® Gold pou evalye desen ou yo lè w ap itilize Polar Fire® Splash Kit la.

Demo Design

(Poze yon kesyon)

Desen demonstrasyon Polar Fire® JESD204B a devlope pou konekte konvètisè done konfòm JESD204B ak aparèy Polar Fire yo. Desen an fonksyone jan sa a:

1. Blòk DATA_HANDLE_0 la konekte ak koòdone itilizatè grafik la (GUI). GUI a pèmèt seleksyon swa antre PRBS oswa antre fòm ond.
2. Blòk DATA_HANDLE_0 la voye seleksyon antre a bay blòk DATA_GENERATOR_0 la, ki jenere epi voye done antre korespondan yo bay nwayo IP CoreJESD204BTX la.
3. Nwayo IP CoreJESD204BTX la fè fonksyon transmetè JESD204B yo selon konfigirasyon an epi li transmèt done yo bay nwayo IP PF_XCVR (transceiver) la.
4. Nwayo IP CoreJESD204BRX la resevwa done kode yo paske liy TX ak RX blòk PF_XCVR yo boukle bak.
5. Nwayo IP CoreJESD204BRX la fè fonksyon reseptè JESD204B yo dapre konfigirasyon an epi li transmèt done yo nan entèfas grafik itilizatè a pou viewap antre ki chwazi a.

Enpòtan: Lè Si yo chwazi yon erè done oswa yon erè lyen sou GUI a, blòk jeneratè erè a jenere erè sa a epi afiche li sou GUI a.
Figi sa a montre aplikasyon pyès ki nan konpitè pou demonstrasyon entèfas JESD204B la.

Figi 3-1. Dyagram Blòk Aplikasyon Materyèl

3.1. Aplikasyon Konsepsyon (Poze yon kesyon)
Figi sa a montre kijan Libero® ap aplike demonstrasyon entèfas JESD204B la.

Figi 3-2. Konsepsyon Entèfas JESD204B la

Tablo ki anba la a lis siyal antre ak sòti enpòtan yo nan konsepsyon an.
Tablo 3-1. Siyal Antre ak Sòti

Siyal	Deskripsyon
Siyal Antre
LANE0_RXD_P ak LANE0_RXD_N	Antre diferansyèl reseptè transceiver
ARST_N	Reyajisteman ekstèn jwenn nan switch bouton pouse sou tablo a
RX	Reseptè koòdone UART la
REF_CLK_PAD_P_0 ak REF_CLK_PAD_N_0	Revèy referans diferansyèl ki soti nan osilateur 125 MHz entegre a
SEL_ANTRE[3:0]	Siyal konekte sou DIP 1, 2, 3 ak 4 nan switch glisman DIP SW8 ki itilize pou debogaj la sitiyasyon ak erè
Siyal Sòti
LANE0_TXD_P ak LANE0_TXD_N	Sòti diferansyèl transmetè transceiver
LED_OUT[7:0]	Siyal ki endike si lyen an aktif oswa pa aktif
TX	Transmetè nan koòdone UART

3.2. Konfigirasyon IP (Poze yon kesyon)
Konsepsyon pyès ki nan konpitè pou koòdone JESD204B a gen ladan blòk sa yo.
3.2.1. Manyèl Done (Poze yon kesyon)
Blòk manch done a (DATA_HANDLE_0) resevwa enfòmasyon sou seleksyon done antre yo ak enfòmasyon sou jenerasyon erè lyen oswa done ki soti nan GUI a. Blòk sa a voye tou done sòti yo resevwa nan nwayo CoreJESD204BRX la ak erè estati done oswa lyen an bay GUI a pou viewing.
3.2.2. Jeneratè Done (Poze yon kesyon)
Jeneratè done a gen yon jeneratè PRBS ak yon jeneratè fòm ond. Jeneratè PRBS la jenere modèl PRBS7, PRBS15, PRBS23 ak PRBS31. Yon mòd ensèsyon erè ki aplike nan jeneratè PRBS la mete yon erè nan sekans PRBS la. Jeneratè fòm ond lan jenere fòm ond sinis, dan si, triyang ak kare. Jeneratè done a voye yon modèl tès 64-bit nan nwayo JESD204BTX la, ki answit transmèt done yo bay transceiver la.
3.2.3. PF_TPSRAM (Poze yon kesyon)
Gen de egzanp blòk PF_TPSRAM, blòk PF_TPSRAM_C0 a estoke estati lyen JESD204B a anvan li voye l nan koòdone grafik itilizatè a. Blòk PF_TPSRAM_C1 a estoke done li resevwa nan men CoreJESD204BRX la anvan li voye done yo nan koòdone grafik itilizatè a.
3.2.4. Jeneratè Erè (Poze yon kesyon)
Blòk jeneratè erè a (ERR_GEN_0) jenere erè lyen lè li voye done o aza ant CoreJESD204BTX ak PF_XCVR lè yo chwazi jenerasyon erè lyen nan koòdone itilizatè grafik la.
3.2.5. PRBS_checker (Poze yon kesyon)
Verifikatè done a resevwa done 64-bit ki soti nan nwayo IP CoreJESD204BRX la epi li verifye si done yo resevwa yo kòrèk. Li jenere yon kontaj erè ak yon siyal estati, ki transmèt nan entèfas grafik itilizatè a pou endikasyon estati. Verifikatè done a sèlman verifye sekans PRBS ki jenere pa dèlko done a.
3.2.6. Debogaj LED (Poze yon kesyon)
Blòk debogaj LED la (LED_DEBUG_BLK_0) debogaj estati lyen JESD204B a ak lòt erè yo. Lè lyen an aktif, LED 1, 2, 3, 4, 5 ak 6 yo limen, alòske LED 7 ak 8 yo pa limen (lè DIP 1, 2, 3 ak 4 yo mete ba sou switch glisman DIP SW8 la).
3.2.7. Inisyalizasyon_monitè (Poze yon kesyon)
Lè siyal DEVICE_INIT_DONE ki soti nan blòk Init_monitor la vin wo, transceiver a konplètman konfigire. Siyal sa a melanje ak siyal ARST_N pou jwenn siyal reset ki apwopriye pou konsepsyon an.
3.2.8. CORERESET_PF (Poze yon kesyon)
CoreReset_PF senkronize réinitializasyon yo ak domèn revèy espesifye pa itilizatè a. Sa asire ke pandan asèsyon an asenkron, negasyon an senkronize ak revèy la.
3.2.9. NwayoJESD204BTX (Poze yon kesyon)
CoreJESD204BTX se koòdone transmetè estanda JEDEC JESD204B la. Pou konsepsyon demonstrasyon sa a, nwayo IP sa a configuré nan Libero®, jan yo montre nan figi ki anba la a.

Figi 3-3. Konfigiratè CoreJESD204BTX

Pou plis enfòmasyon sou CoreJESD204BTX, gade Manyèl CoreJESD204BTX.
3.2.10. CoreJESD204BRX (Poze yon kesyon)
CoreJESD204BRX se koòdone reseptè estanda JEDEC JESD204B la. Pou konsepsyon demonstrasyon sa a, nwayo IP sa a configuré nan Libero®, jan yo montre nan figi ki anba la a.
Nòt: Pou view Pou konfigirasyon konplè a, ouvri konfigiratè IP a andedan konsepsyon an.

Figi 3-4. Konfigiratè CoreJESD204BRX

Pou plis enfòmasyon sou CoreJESD204BRX, gade Manyèl CoreJESD204BRX.
3.2.11. Entèfas Transceiver (Poze yon kesyon)
Transceiver gwo vitès Polar Fire ® la (PF_XCVR) se yon blòk IP fiks ki fèt pou sipòte vitès done gwo vitès ki varye ant 250 Mbps ak 12.5 Gbps. Nan demonstrasyon sa a, blòk transceiver la (PF_XCVR) configuré nan mòd 8b10b ak yon revèy referans Clock Data Recovery (CDR) 125 MHz pou sipòte yon vitès done 5.0 Gbps.
PLL transmisyon Polar Fire a (PF_TX_PLL) bay revèy referans lan bay transceiver a. Revèy referans dedye a (PF_XCVR_REF_CLK) kondwi PF_TX_PLL la pou jenere revèy pwodiksyon ki nesesè a pou vitès done 5.0 Gbps la.
Figi sa a montre konfigirasyon koòdone transceiver la.
Nòt: Pou view Pou konfigirasyon konplè a, ouvri konfigiratè IP a andedan konsepsyon an.

Figi 3-5. Konfigiratè Entèfas Transceiver

Estrikti revèy

(Poze yon kesyon)

Nan konsepsyon referans lan, gen twa domèn revèy:

• RX_CLK (125 MHz)
• TX_CLK (125 MHz)
• FAB_REF_CLK (125 MHz)

Osilatè kristal 125-MHz entegre a kondwi revèy referans XCVR la, ki bay revèy la pou DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 ak C1 ak DATA_HANDLE.
Enpòtan: Si Si gen yon chanjman nan vitès done a oswa revèy referans transceiver a, ou dwe rekonfigure COREUART la.
Figi sa a montre estrikti revèy la.
Figi 4-1. Estrikti revèy

Reyajiste estrikti

(Poze yon kesyon)

DEVICE_INIT_DONE a ak siyal reset ekstèn ARST_N lan konekte sou pin N4 sou Splash Kit la.
Siyal sa yo inisye réinitializasyon sistèm nan (FABRIC_RESET_N) atravè blòk res_syn_0 la.
Siyal FABRIC_RESET_N ki soti nan blòk res_syn_0 la bay yon reset dirèk pou modil sa yo:

• NwayoJESD204BRX
• NwayoJESD204BTX
• PF_XCVR (LANE0_PMA_ARST_N)

Anplis de sa, FABRIC_RESET_N konekte ak blòk senkronizatè reset la, ki distribye siyal reset senkronize yo bay blòk fonksyonèl sa yo:

• prbs_checker
• MANYÈL_DONE
• DONE_GENERATOR
• ERR_GEN
• LED_DEBUG_BLK
  Sòti RX_RESET_N ki soti nan modil CoreJESD204BRX la bay siyal reset pou:
• Antre LANE0_PCS_ARST_N nan modil PF_XCVR_0 la
• Blòk LED_DEBUG (EPCS_0_RX_RESET_N)

Figi sa a montre estrikti reset la.
Figi 5-1. Reyajiste estrikti

Simile konsepsyon Polar Fire® JESD204B la

(Poze yon kesyon)
Pou simulation konsepsyon an, fè etap sa yo:

1. Lanse Libero®, epi chwazi Pwojè > Zouti Profiles….
2. Nan Zouti Pro afileNan fenèt s la, chwazi Sentèz ak Similasyon nan panèl Zouti yo epi chwazi dènye chemen anyè enstalasyon aktif yo pou de zouti sa yo.

Pou Similasyon, gade desen an files dosye a, kreye Pwojè Libero a avèk script TCL yo bay yo, epi klike sou Simulate jan yo mete aksan sou li nan Figi 6-2 la. Pou plis enfòmasyon, gade Apendis B: Egzekite Script TCL la.
Yo bay yon ban tès pou simile modèl JESD204B PRBS ak seleksyon fòm ond lan. Figi ki anba la a montre entèraksyon ant ban tès la ak konsepsyon an.
Figi 6-1. Entèraksyon ant ban tès la ak konsepsyon demonstrasyon JESD204B a

Ban tès la jenere seleksyon tès pou antre PRBS la (PRBS7, PRBS15, PRBS23 ak PRBS31) ak antre fòm ond lan (ond sinis, ond dan si, ond triyang ak ond kare). Li kontwole tou siyal estati sòti JESD204B yo (SYNC_N, ALIGNED ak CGS_ERR) pou verifikasyon faz JESD204B yo, ak siyal estati sòti verifikatè PRBS O_BAD ak O_ERROR[4:0].
Pou simile konsepsyon an, nan onglet Design Flow la, double-klike sou Simile anba Verify Pre Synthesized Design. Opsyon Simile a make nan figi ki anba a.

Figi 6-2. Simile konsepsyon an

Lè simulation an kòmanse, zouti simulation an konpile tout sous konsepsyon an. files, li egzekite simulation an, epi li konfigire fòm ond lan viewer pou montre siyal simulation yo.
Nòt: Nan sèten ka, yon envit ka parèt pou mande pou chwazi yon estimilis aktif anvan yo kòmanse simulation an. Pou rezoud sa, ale nan Yerachi Estimilis la, klike sou PF_JESD204B_SA_TOP_TB_8b (top.v) ak bouton dwat sourit la epi chwazi Mete kòm Estimilis Aktif, jan yo montre nan figi ki anba a.
Figi 6-3. Mete kòm estimilis aktif

6.1. Pwosesis Similasyon an (Poze yon Kesyon)
Etap sa yo dekri pwosesis simulation ban tès JESD204B a:

1. Nan kòmansman an, siyal NSYSRESET la retabli tout konpozan yo.
2. Apre yo fin inisyalize blòk transceiver a, siyal TB_RX_READY a vin wo.
3. JESD204BRX la voye yon demann senkronizasyon lè li mete pin TB_SYNC_N lan ba.
4. Blòk JESD204BRX la verifye karaktè k28.5 blòk JESD204BTX la te transmèt yo.
5. Faz CGS ak ILA a kòmanse apre siyal TB_SYNC_N lan vin wo.
6. Ban tès la tcheke si siyal CGS_ERR la ba oswa non, epi li konplete faz senkronizasyon gwoup kòd la.
7. Lyen JESD204BRX la mete siyal TB_SYNC_N lan sou nivo wo.
8. Apre faz CGS la fini avèk siksè, blòk JESD204BTX la kòmanse Liy Inisyal la.
   Sekans aliyman (ILA) lè w ap transmèt kat milti-ankadreman nan sekans sa a:
   – Premye ankadreman an nan TB_TX_SOMF = 0x8
   – Dezyèm ankadreman nan TB_TX_SOMF = 0x2
   – Twazyèm ankadreman an nan TB_TX_SOMF = 0x8
   – Katriyèm ankadreman nan TB_TX_SOMF = 0x2
9. Lyen JESD204BRX la kòmanse resevwa kat milti-ankadreman nan sekans sa a:
   – Premye ankadreman an nan TB_TX_SOMF = 0x8
   – Dezyèm ankadreman nan TB_TX_SOMF = 0x2
   – Twazyèm ankadreman an nan TB_TX_SOMF = 0x8
   – Katriyèm ankadreman nan TB_TX_SOMF = 0x2
10. Tès faz ILA a reyisi si tout JESD204BRX DATA_OUT yo byen resevwa ak aliyman ankadreman an.
11. Apre faz ILA a fini avèk siksè, blòk JESD204BTX la antre nan faz done a.
12. Nan faz done a, done sa yo voye nan blòk JESD204BTX la: PRBS7, PRBS15, PRBS23 ak PRBS31 lè l sèvi avèk dèlko PRBS la.
13. Yo pwodui ond sinis, kare, si ak triyangilè nan dèlko fòm ond lan.
14. Verifikatè PRBS la verifye modèl PRBS li resevwa a parapò ak modèl PRBS li te espere a.
15. Sòti fòm vag la kapab viewnan fenèt simulation an sou seleksyon vag korespondan an jan yo montre nan Figi 6-5 la.
16. Si verifikatè done a pa detekte okenn erè, ban tès la voye yon mesaj TESTBENCH PASSED ki di ke simulation an te reyisi. Si yo detekte yon erè, ban tès la voye yon mesaj TESTBENCH FAILED pou endike ke ban tès la echwe.
    Pandan simulation an ap dewoule, ou ka wè estati ka tès yo nan fenèt Transkripsyon Sim Modèl la, jan yo montre nan figi ki anba la a.

Figi 6-4. Fenèt Transkripsyon

Apre simulation an, fenèt Fòm Vag la ap montre fòm vag simulation yo jan yo montre nan figi ki anba la a.
Nòt: Ou Ou ka remake kèk avètisman nan jounal la. Sa yo parèt paske yo pa itilize UART nan simulation an. Similasyon an konsantre sèlman sou JESD, alòske UART ak RAM yo enkli pou rezon GUI.
Figi 6-5. Fenèt Fòm Vag Similasyon an

Mete kanpe Demo a

(Poze yon kesyon)

Apre ou fin jenere bitstream lan, ou dwe pwograme aparèy Polar Fire® la. Pou pwograme aparèy Polar Fire la, swiv etap sa yo:

1. Asire w ke paramèt jumper yo sou tablo a se menm jan ak sa ki nan tablo ki anba a.
   Tablo 7-1. Anviwònman kavalye

   Kavalye	Deskripsyon	Default
   J11	Fèmen broch 1 ak 2 pou pwogramasyon atravè chip FTDI a. Louvri broch 1 ak 2 pou pwogramasyon atravè yon aparèy FlashPro4 oswa FlashPro5 ekstèn.	Louvri
   J3	Kavalye pou chwazi volim debaz latage. Fèmen broch 1 ak 2 pou 1.05 V. Louvri broch 1 ak 2 pou 1.0 V.	Fèmen
   J10	Fèmen broch 1 ak 2 pou pwogramasyon atravè flash SPI ekstèn lan. Si J10 ouvè, li pèmèt pwogramasyon esklav SPI a lè l sèvi avèk chip FTDI a.	Louvri

2. Konekte kab ekipman pou pouvwa a nan konektè J2 sou tablo a.
3. Konekte kab USB ki soti nan òdinatè prensipal la nan pò J1 (FTDI) ki sou tablo a.
4. Louvri tablo a avèk switch glisman SW1 la.
   Lè kat la limen, LED 1 rive 4 ki montre ekipman pouvwa a ap limen. Pou plis enfòmasyon sou LED ki sou Kat Polar Fire Splash la, gade UG0786: Gid Itilizatè Kit Polar Fire FPGA Splash la.
5. Nan onglet Libero Design Flow la, klike de fwa sou Run PROGRAM Action.

Pou view boutèy demi lit ki koresponn lan file, ale nan onglet Rapò yo, klike sou bouton dwat sourit la sou Egzekite Aksyon Pwogram nan epi chwazi View Rapò.
Lè aparèy la byen pwograme, yon mak tik vèt ap parèt jan yo montre nan figi ki anba a. Pou plis enfòmasyon sou kijan pou fè demonstrasyon endepandan JESD204B a, gade Egzekite Demo a.

Figi 7-1. Pwogramasyon Aparèy la Fini

Pwogramasyon Aparèy la avèk Flash Pro Express

(Poze yon kesyon)
Seksyon sa a dekri kijan pou pwograme aparèy Polar Fire® la avèk travay pwogramasyon an. file lè l sèvi avèk Flash Pro Express. .job la file ki disponib nan konsepsyon sa a fileKote dosye s la ye: mpf_an5978_df/Programming_Filetravay/tèt.

Pou pwograme aparèy la, fè etap sa yo:

1. Sou PC lame a, lanse lojisyèl Flash Pro Express la.
2. Pou kreye yon nouvo pwojè, klike sou Nouvo oubyen Nouvo Pwojè Travay nan meni Pwojè Flash Pro Express Job la.
3. Antre sa ki annapre yo nan bwat dyalòg New Job Project soti nan Flash Pro Express Job:
   - Travay pwogramasyon file: Klike sou Browse epi ale nan kote travay la file sitiye epi chwazi a fileKote pa defo a se: mpf_an5978_df/Programming_Filetravay/tèt.
   – Kote pwojè travay Flash Pro Express la: Klike sou Browse epi ale nan kote pwojè Flash Pro Express la.
   Figi 8-1. Nouvo Pwojè Travay apati Flash Pro Express Job la
4. Klike sou OK. Pwogramasyon ki nesesè yo file se chwazi ak pare yo dwe pwograme nan aparèy la.
5. Fenèt Flash Pro Express la ap parèt, jan yo montre nan figi ki anba a. Konfime ke yon nimewo pwogramè parèt nan chan Pwogramè a. Si non, konfime koneksyon kat la epi klike sou Refresh/Rescan Programmers.
   Figi 8-2. Pwogramasyon aparèy la
6. Klike sou RUN. Lè aparèy la pwograme avèk siksè, yon estati RUN PASSED parèt jan yo montre nan figi sa a.
   Figi 8-3. FlashPro Express—KOURI TE PASE
7. Fèmen Flash Pro Express oswa klike sou Sòti nan tab Pwojè a.

Kouri Demo a

(Poze yon kesyon)

Seksyon sa a dekri kijan pou itilize entèfas grafik JESD204B a pou fè demonstrasyon JESD204B a sou Polar Fire® Splash Board la.
9.1. Enstale koòdone itilizatè grafik la (Poze yon kesyon)
Pou w lanse demonstrasyon an, enstale entèfas grafik JESD204B la. Entèfas grafik la pèmèt ou chwazi diferan modèl tès PRBS kòm opinyon, epi li montre siyal estati JESD204B yo ak estati PRBS ki resevwa nan men kat la.
Onglet Fòm ond nan GUI a montre fòm ond pwodiksyon yo resevwa nan men tablo a pou chak fòm ond ki chwazi kòm antre.

Pou enstale entèfas, fè etap sa yo:

1. Enstale aplikasyon JESD204B_GUI a (setup.exe) apati modèl sa a fileDosye s la: mpf_an5978_df/GUI.
2. Pou lanse aplikasyon GUI a, klike de fwa sou aplikasyon JESD204B_GUI a nan anyè enstalasyon an.

9.2. Egzekite Konsepsyon Demo a (Poze yon kesyon)
Pou egzekite demonstrasyon JESD204B a, swiv etap sa yo:

1. Konekte jumper yo epi konfigire Polar Fire® Splash Board la jan sa dekri nan etap 1 rive 4 nan Konfigirasyon Demo a.
2. Nan Jesyonè Aparèy sou PC lame a, note pò COM ki asosye ak konvètisè seri USB a.
   C. Pou detèmine pò COM la, tcheke chan Kote a nan pwopriyete chak pò COM.
3. Nan meni Start (Démarrer) sou òdinatè prensipal la, klike sou JESD204B_GUI.
4. Nan lis pò COM yo, chwazi pò COM ki idantifye nan etap 2 a, epi klike sou Konekte, jan yo montre nan figi ki anba la a.
   Figi 9-1. Seleksyon pò COM Enpòtan: Pò nimewo yo ka varye. Nan egzanp sa aampIdem, pò COM 32 se pò ki kòrèk pou chwazi a.
   Apre koneksyon an reyisi, endikatè Koneksyon Host la vin vèt, jan yo montre nan figi ki anba a.
   Figi 9-2. Koneksyon Otè ReyisiTablo ki anba la a lis siyal estati ki parèt nan entèfas grafik JESD204B la.
   Tablo 9-1. Siyal Estati nan JESD204B GUI a

   Siyal	Deskripsyon
   Akèy Koneksyon	Montre estati kominikasyon UART la.
   Estati Link	Montre estati lyen kominikasyon ant TX ak RX.
   SYNC_N	Endike estati JESD204B la.
   ALIGNE	Endike ke tout liy transceiver yo aliyen.
   RX VALAB	Endike ke done RX yo valab. Nan mòd 8b10b, endike ke aliyman virgil la te fèt epi CDR a bloke.
   Estati PRBS la	Endike yon erè PRBS.
   Konte erè	Bay kantite erè ki te fèt pandan verifikasyon PRBS la.
   CGS_ERR	Endike yon erè senkronizasyon gwoup kòd.
   NIT_ERR	Endike yon erè "pa nan tablo a".
   ERÈ AFICHAJ	Endike yon erè disparite.
   LINK_CD_ERR	Endike yon enkonpatibilite nan done konfigirasyon lyen an.
   UCC_ERR	Endike yon erè "karaktè kontwòl inatandi".

5. Nan lis Seleksyon Antre a, chwazi modèl ki pral transmèt la, epi klike sou KÒMANSE, jan yo montre nan figi ki anba la a.
   Figi 9-3. Seleksyon modèlModèl ki chwazi a voye sou lyen transmisyon seri a epi CoreJESD204BRX resevwa li, ki tcheke pou erè. Nenpòt ki lè, yo ka kontwole estati JESD204B a lè l sèvi avèk siyal estati yo sou GUI a, jan yo montre nan figi ki anba a.
   Figi 9-4. Estati Lyen ak Estati JESD204B
6. Pou jenere yon erè nan done PRBS yo, klike sou Jenere Erè Done.
   Endikatè Estati PRBS la vin wouj, epi chan Konte Erè a montre kantite erè yo, jan yo montre nan figi ki anba la a.
   Figi 9-5. Erè Done
7. Klike sou Efase Erè a pou efase erè ki nan done PRBS yo epi retabli estati PRBS la.
   Endikatè Estati PRBS la vin vèt, epi Konte Erè a chanje pou vin 0, jan yo montre nan figi ki anba la a.
   Figi 9-6. Erè Done Efase
8. Pou jenere yon erè lyen ant CoreJESD204BTX ak liy transceiver a, klike sou Jenere Erè Lyen.
   Endikatè Estati Lyen an, SYNC_N, ALIGNED, RX VALID, DISP_ERR ak CGS_ERROR yo vin wouj, jan yo montre nan figi ki anba la a.
   Figi 9-7. Erè Lyen
9. Pou efase erè lyen an, klike sou Efase Erè a.
   Endikatè estati yo vin vèt, jan yo montre nan figi ki anba a.
   Figi 9-8. Erè Efase Lyen
10. Pou chanje modèl la, chwazi Triyang nan lis Seleksyon Antre a.
    Modèl ki chwazi a voye sou lyen transmisyon seri a epi CoreJESD204BRX resevwa li. Nenpòt ki lè, ou ka kontwole estati JESD204B a lè w sèvi ak siyal estati yo sou koòdone itilizatè grafik la.
11. Pou view Pou jwenn fòm ond ou resevwa nan men CoreJESD204BRX la, klike sou onglet Fòm Ond lan, jan yo montre nan figi ki anba a.
    Figi 9-9. Fòm Ond Triyang
12. Pou fini demonstrasyon an, klike sou Sispann epi fèmen GUI a.

Apendis A: Referans

(Poze yon kesyon)

Seksyon sa a bay lis dokiman ki bay plis enfòmasyon sou estanda JESD204B a ak nwayo IP yo itilize nan konsepsyon demonstrasyon an.

• Pou plis enfòmasyon sou estanda entèfas JESD204B a, vizite JEDEC websit.
• Pou plis enfòmasyon sou blòk transceiver Polar Fire yo, PF_TX_PLL ak PF_XCVR_REF_CLK, gade Gid Itilizatè Transceiver Fanmi Polar Fire la.
• Pou plis enfòmasyon sou PF_TPSRAM (PF Micro SRAM), gade Gid Itilizatè Twal Fanmi Polar Fire la.
• Pou plis enfòmasyon sou CoreJESD204BTX, gade Manyèl CoreJESD204BTX.
• Pou plis enfòmasyon sou CoreJESD204BRX, gade Manyèl CoreJESD204BRX.
• Pou plis enfòmasyon sou Libero, Model Sim ak Simplify, gade Mikrochip Libero SoC webpaj.

Apendis B: Egzekite Script TCL la

(Poze yon kesyon)

Scripts TCL yo bay nan konsepsyon an fileKatab s anba anyè HW. Si sa nesesè, koule konsepsyon an ka repwodui soti nan Aplikasyon Design jiska jenerasyon travay filePou egzekite TCL la, swiv etap sa yo:

1. Lanse lojisyèl Libero® la.
2. Chwazi Pwojè> Egzekite Script....
3. Klike sou Browse epi chwazi script.tcl nan anyè HW ki telechaje a.
4. Klike sou Kouri.

Apre yo fin byen egzekite script TCL la, pwojè Libero a kreye nan anyè HW a. Pou plis enfòmasyon sou script TCL yo, gade mpf_an5978_df/HW/TCL_Script_readme.txt.
Pou plis detay sou kòmandman TCL yo, gade Gid Referans Kòmandman TCL yo. Pou nenpòt kesyon ou rankontre pandan w ap egzekite script TCL la, kontakte Sipò Teknik.

Istwa revizyon

(Poze yon kesyon)

Istwa revizyon an dekri chanjman ki te aplike nan dokiman an. Chanjman yo nan lis pa revizyon, kòmanse ak piblikasyon aktyèl la.

Revizyon	Dat	Deskripsyon
A	08/2025	Men lis chanjman ki fèt nan revizyon A dokiman an: • Dokiman an te migre nan modèl Microchip la. • Yo te mete nimewo dokiman an ajou soti nan 50200796 pou rive nan DS00005978. • Yo te mete ajou ID dokiman an soti nan DG0796 pou rive nan AN5978.
3.0	—	Dokiman sa a mete ajou anrapò ak vèsyon Libero® SoC Polar Fire v2.2 la.
2.0	—	Dokiman sa a mete ajou anrapò ak vèsyon Libero SoC Polar Fire v2.1 la.
1.0	—	Premye piblikasyon dokiman sa a.

Sipò pou Microchip FPGA

Gwoup pwodwi Microchip FPGA apiye pwodwi li yo ak plizyè sèvis sipò, tankou Sèvis Kliyan, Sant Sipò Teknik Kliyan, yon websit, ak biwo lavant atravè lemond.
Yo sijere kliyan yo vizite resous sou entènèt Microchip yo anvan yo kontakte sipò paske li gen anpil chans pou kesyon yo te deja reponn.
Kontakte Sant Sipò Teknik atravè websit nan www.microchip.com/support. Mansyone nimewo Pati Aparèy FPGA la, chwazi kategori ka ki apwopriye a, epi telechaje konsepsyon an files pandan y ap kreye yon ka sipò teknik.
Kontakte Sèvis Kliyan pou sipò pwodwi ki pa teknik, tankou pri pwodwi, amelyorasyon pwodwi, enfòmasyon aktyalizasyon, estati lòd, ak otorizasyon.

• Soti nan Amerik di Nò, rele 800.262.1060
• Soti nan rès mond lan, rele 650.318.4460
• Fakse, nenpòt kote nan mond lan, 650.318.8044

Enfòmasyon sou Microchip

Mak komèsyal yo
Non ak logo "Microchip", logo "M", ak lòt non, logo, ak mak yo se mak komèsyal ki anrejistre epi ki pa anrejistre Microchip Technology Incorporated oswa afilye ak/oswa filiales li yo nan Etazini ak/oswa lòt peyi ("Microchip". Marks"). Ou ka jwenn enfòmasyon konsènan mak komèsyal Microchip nan https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

Avi Legal
Piblikasyon sa a ak enfòmasyon ki ladan l yo ka itilize sèlman ak pwodwi Microchip, tankou pou konsepsyon, teste, ak entegre pwodwi Microchip ak aplikasyon w lan. Sèvi ak enfòmasyon sa yo nan nenpòt lòt fason vyole kondisyon sa yo. Enfòmasyon konsènan aplikasyon pou aparèy yo bay sèlman pou konvenyans ou epi yo ka ranplase pa mizajou. Se responsablite w pou asire ke aplikasyon w lan satisfè espesifikasyon w yo. Kontakte biwo lavant Microchip lokal ou a pou plis sipò oswa, jwenn plis sipò nan www.microchip.com/en-us/support/design-help/client-support-services.

ENFÒMASYON SA A SE MICROCHIP "KÒM YO". MICROCHIP PA FÈ OKENN REPREZANTASYON OUBYEN GARANTI KI KIT EXPRESSO BYEN ENPLIKITE, EKRI OUBYEN ORAL, LEGAL OSWA ONYÈ, KI GENYEN AK ENFÒMASYON YO KI GENYEN MEN PA LIMITE A NENPÒT GARANTI ENPLIKITE SOU KI PA Vyolasyon, Komèsyal ak PATISIBILITE, AK PATISIBILITE. GARANTI KI GENYEN AK KONDISYON, KALITE, OSWA PERFORMANS LI.
MICROCHIP PAP RESPONSABLE POU NENPÒT PÈT ENDRÈK, ESPESYAL, PINITIF, AK ENSEDAN, OSWA KONSEKANS, DOGAJ, PRI, OSWA DEPANS KI GENYEN KELÈ AK ENFÒMASYON AN OSWA ITILIZ YO, KELANSAN SA KOZE, MENM SI PWOFÈ SA A. POSIBILITE OSWA DOmaj YO PREVIVWA. NAN PWOFÈ LA LWA OBLÈ, RESPONSABILITE TOTAL MICROCHIP A SOU TOUT REKLAMASYON KI GENYEN KI GENYEN AK ENFÒMASYON AN OSWA ITILIZ YO PAP DEPASSE KANTITE FRÈ A, SI GEN GENYEN, OU TE PEYE DIRECTÈTMAN POU MICROCHIP POU ENFÒMASYON AN.
Itilizasyon aparèy Microchip nan aplikasyon pou sipò lavi ak/oswa sekirite se antyèman nan risk achtè a, epi achtè a dakò pou defann, dedomaje epi kenbe Microchip inonsan kont nenpòt ak tout domaj, reklamasyon, kostim, oswa depans ki soti nan itilizasyon sa a. Pa gen okenn lisans yo transmèt, implicitement oswa otreman, anba okenn dwa pwopriyete entelektyèl Microchip sof si sa di otreman.

Aparèy Microchip Kòd Pwoteksyon Karakteristik
Remake detay sa yo sou karakteristik pwoteksyon kòd sou pwodwi Microchip:

• Pwodwi Microchip satisfè espesifikasyon yo nan Fich Done Microchip yo.
• Microchip kwè ke fanmi li nan pwodwi yo an sekirite lè yo itilize nan fason ki gen entansyon an, nan espesifikasyon opere, ak nan kondisyon nòmal.
• Microchip valè ak agresif pwoteje dwa pwopriyete entelektyèl li yo. Tantativ pou vyole karakteristik pwoteksyon kòd pwodwi Microchip yo entèdi e yo ka vyole Digital Millennium Copyright Act.
• Ni Microchip ni okenn lòt manifakti semi-conducteurs ka garanti sekirite kòd li a. Pwoteksyon Kòd pa vle di ke nou garanti pwodwi a se "ki pa ka kase".
  Pwoteksyon Kòd toujou ap evolye. Microchip pran angajman pou li kontinye amelyore karakteristik pwoteksyon kòd pwodwi nou yo.

 Nòt aplikasyon
© 2025 Microchip Technology Inc. ak filiales li yo
DS00005978A –

Dokiman / Resous

Twous Splash MICROCHIP AN5978 Polar Fire FPGA [pdfGid Itilizatè AN5978 Polar Fire FPGA Splash Kit, AN5978, Polar Fire FPGA Splash Kit, Fire FPGA Splash Kit, FPGA Splash Kit, Twous Splash

Referans

• Manyèl itilizatè