Intel MAX 10 Jesyon pouvwa
Valè aktyèl pasajè a baze sou zewo kapasite dekouplage sou tablo karakterizasyon an. Valè obsève a pral mwens pase valè pibliye apre li fin ajoute kapasite dekoupling sou tablo konsepsyon ou a. Intel rekòmande pou w sèvi ak yon regilatè demaraj ki kapab redwi kouran tanporè lè aparèy la mache.
Intel® MAX® 10 Power Management Overview
Aparèy Intel® MAX® 10 ofri opsyon ekipman pou ekipman pou pouvwa sa yo:
- Aparèy pou yon sèl ekipman-mande pou 1 ekipman pou pouvwa ekstèn nan 3.0 V oswa 3.3 V pandan y ap ofri maksimòm konvenyans ak senplisite tablo.
- Aparèy doub-eksize pou 2 ekipman pou pouvwa ekstèn nan 1.2 V ak 2.5 V pandan y ap ofri plis karakteristik yo, pi wo pèfòmans, ak solisyon ki pi ba pouvwa a.
Enfòmasyon ki gen rapò
- Intel MAX 10 Karakteristik Jesyon Enèji ak Achitekti nan paj 4
Bay enfòmasyon sou karakteristik jesyon pouvwa ak achitekti. - Achiv Gid Itilizatè Intel MAX 10 Power Management nan paj 21 Bay yon lis gid itilizatè pou vèsyon anvan yo.
Intel MAX 10 Karakteristik Jesyon pouvwa ak Achitekti
Karakteristik optimize pouvwa Intel MAX 10 yo jan sa a:
- Opsyon aparèy sèl-pwovizyon oswa doub
- Power-on reset (POR) sikwi
- Konplo kontwolè jesyon pouvwa
- Socketing cho
Opsyon Aparèy Pwovizyon pou pouvwa
Aparèy yon sèl-pwovizyon
Aparèy Intel MAX 10 pou yon sèl ekipman sèlman bezwen swa yon ekipman pou pouvwa ekstèn 3.0- oswa 3.3-V. Ekipman pou pouvwa ekstèn lan sèvi kòm yon opinyon nan aparèy Intel MAX 10 VCC_ONE ak broch pouvwa VCCA. Sa a ekipman pou pouvwa ekstèn Lè sa a, reglemante pa yon vol entèntage regilatè nan aparèy la Intel MAX 10 sèl-pwovizyon pou 1.2 V. Vol 1.2-V.tagE nivo egzije operasyon lojik debaz.
Intel MAX 10 Aparèy pou yon sèl ekipman
Aparèy Doub Pwovizyon pou
Aparèy ekipman pou doub Intel MAX 10 mande pou 1.2 V ak 2.5 V pou lojik debaz aparèy la ak operasyon periferik.
Konparezon Opsyon Aparèy Intel MAX 10 Power Supply
| Karakteristik | Single-Pwovizyon Aparèy | Aparèy Doub Pwovizyon pou |
| Voltage konte regilatè (1) | 1 | 2 |
| Nwayo ak I/O pèfòmans | Ba | Segondè |
Pou aparèy Intel MAX 10 yon sèl ekipman, se sèlman yon sèl ekipman pou pouvwa ki nesesè-3.0 V oswa 3.3 V pou pouvwa nwayo a nan FPGA la. Yo ka itilize menm ekipman pou pouvwa I/O a si menm 3.0 V oswa 3.3 V vol.tage obligatwa. Si diferan I/O voltage yo itilize, Lè sa a, plis voltagregilatè yo pral bezwen.
Pou aparèy doub Intel MAX 10, de ekipman pou pouvwa yo oblije bay kouran nan nwayo aparèy la, periferik, bouk bloke faz (PLL), ak blòk konvètisè analòg-dijital (ADC)—1.2 V ak 2.5 V. Tou depan de estanda I/O voltagKondisyon, ou ka itilize de oswa plis voltage regilatè yo.
Kòm ray pouvwa yo pou nwayo FPGA yo apwovizyone deyò nan Intel MAX 10 aparèy doub-ekipman, konsepsyon an ka optimize pou pouvwa lè l sèvi avèk gwo efikasite switching ekipman pou pouvwa sou tablo a. Ekonomi pouvwa yo pral egal ak efikasite ogmante nan regilatè yo itilize konpare ak regilatè lineyè entèn yo nan Intel MAX 10 aparèy sèl-founi. Si yo itilize regilatè lineyè pou alimante aparèy doub Intel MAX 10 yo, konsomasyon pouvwa aparèy doub Intel MAX 10 yo pral apeprè egal ak aparèy Intel MAX 10 pou yon sèl ekipman.
Pèfòmans nan aparèy nan aparèy la yon sèl-pwovizyon pi ba pase sa yo ki nan aparèy la doub-pwovizyon. Pou diferans pèfòmans an tèm de LVDS, pseudo-LVDS, pwosesis siyal dijital (DSP), ak pèfòmans memwa entèn, al gade nan fichye done aparèy Intel MAX 10 FPGA.
Enfòmasyon ki gen rapò
Fichye done aparèy Intel MAX 10 FPGA
Bay detay sou diferans pèfòmans Intel MAX 10 an tèm de LVDS, pseudo-LVDS, DSP, ak pèfòmans memwa entèn yo.
Konsepsyon ekipman pou pouvwa
Konsepsyon yon pyebwa pouvwa pou yon aparèy Intel MAX 10 ak yon sèl oswa doub ekipman pral varye selon pouvwa estatik ak dinamik, osi byen ke I/O ak itilizasyon lòt karakteristik, pou chak ka itilizasyon espesifik.
Gid Koneksyon Fanmi PIN Aparèy Intel MAX 10 FPGA yo bay yon rekòmandasyon pi detaye sou fason pou gwoupe entrées pou pouvwa yon aparèy Intel MAX 10. Zouti Early Power Estimators (EPE) pou aparèy Intel MAX 10 bay egzijans pouvwa pou antre ak rekòmandasyon espesifik aparèy ki baze sou chak ka itilizasyon espesifik Intel MAX 10.
Endividyèl antre tren voltage, egzijans aktyèl yo, ak gwoupman antre tren yo rezime sou tab Rapò a.
Aparèy Intel MAX 10 pou yon sèl ekipman pou gen yon maksimòm konsomasyon pouvwa VCC_ONE, jan lis nan tablo ki anba la a. Kouri yon konsepsyon ki ale pi lwen pase pouvwa maksimòm lan
konsomasyon nan VCC_ONE nan aparèy la Intel MAX 10 sèl-pwovizyon ka lakòz pwoblèm fonksyonèl sou aparèy la. Se poutèt sa, asire ke aparèy ou an pa depase maksimòm la
konsomasyon pouvwa a nan VCC_ONE lè w analize konsomasyon pouvwa a nan konsepsyon ou lè l sèvi avèk fèy calcul EPE la.
Maksimòm Konsomasyon pouvwa VCC_ONE pou Intel MAX 10 Single-Supply Aparèy
| Aparèy | Maksimòm konsomasyon pouvwa (W) |
| 10M02S | 0.778 |
| 10M04S | 1.362 |
| 10M08S | 1.362 |
| 10M16S | 2.270 |
| 10M25S | 2.943 |
| 10M40S | 5.267 |
| 10M50S | 5.267 |
Enfòmasyon ki gen rapò
Intel MAX 10 FPGA Aparèy Fanmi Pin Koneksyon Gid
Bay yon rekòmandasyon pi detaye sou fason pou gwoupe entrées pou pouvwa yon aparèy Intel MAX 10.
Estimatè pouvwa bonè (EPE) ak analizeur pouvwa
Kouran pasajè
Ou ka obsève yon kouran pasajè nan ekipman pou pouvwa VCCIO la lè w alimante aparèy Intel MAX 10 yo. Kouran pasajè VCCIO aplike nan tout VCCIO voltage nivo ki sipòte pa aparèy Intel MAX 10 la.
Maksimòm VCCIO Pwovizyon pou Kouran Tranzitwa pou Aparèy Intel MAX 10
| Aparèy | Maksimòm Pwovizyon pou Kouran Tranzitwa (mA) | Dire (yo) |
| 10M02 | 220 | 25% nan r laamp tan |
| 10M04 | 290 | |
| 10M08 | 300 | |
| 10M16 | 430 | |
| 10M25 | 510 | |
| 10M40 | 670 | |
| 10M50 | 680 |
Valè aktyèl pasajè a baze sou zewo kapasite dekouplage sou tablo karakterizasyon an. Valè obsève a pral mwens pase valè pibliye apre li fin ajoute kapasite dekoupling sou tablo konsepsyon ou a. Intel rekòmande pou w sèvi ak yon regilatè demaraj ki kapab redwi kouran tanporè lè aparèy la mache.
Power-On Reyajiste sikwi
Sikwi POR a kenbe aparèy Intel MAX 10 la nan eta reset jiskaske tout ekipman pou pouvwa yo rive nan seri operasyon rekòmande pandan aparèy la leve. Ekipman pou pouvwa endividyèl la dwe rive nan seri a opere rekòmande nan ekipman pou pouvwa maksimòm ramp tan, tRAMP.
Si r laamp tan, tRAMP, se pa satisfè, Intel MAX 10 aparèy I/O broch yo ak rejis pwogramasyon rete tri-deklarasyon, pandan ki konfigirasyon aparèy ka echwe.
Sikwi aparèy Intel MAX 10 POR la siveye ray kouran sa yo pandan y ap monte kouran kèlkeswa opsyon aparèy ekipman pou pouvwa yo:
- VCC oswa VCC_ONE reglemante
- VCCIO nan bank 1B ak 8 (2)
- VCCA
Sikwi POR la asire tou nivo VCCIO nan I/O bank 1B ak 8(2) ki gen pin konfigirasyon rive nan yon nivo akseptab anvan konfigirasyon deklanche.
Pwovizyon elektrik yo kontwole epi yo pa kontwole pa sikwi POR a
| Opsyon Aparèy Pwovizyon pou pouvwa | Pwovizyon pou pouvwa kontwole | Pwovizyon pou pouvwa pa kontwole |
| Aparèy pou yon sèl ekipman | • Règleman VCC_ONE
• VCCA • VCCIO (3) |
— |
| Doub ekipman pou aparèy | • VCC
• VCCA • VCCIO(3) |
• VCCD_PLL
• VCCA_ADC • VCCINT |
Sikwi Intel MAX 10 POR la itilize yon sikwi detekte POR endividyèl pou kontwole chak pwovizyon kouran ki gen rapò ak konfigirasyon yo poukont li. Sòti yo nan tout detektè POR endividyèl yo fèmen sikwi prensipal la POR. Sikwi prensipal POR la tann tout sikwi POR endividyèl yo lage siyal POR a anvan yo pèmèt blòk kontwòl la kòmanse konfigirasyon aparèy la. POR prensipal la lage apre dènye r laamp-up pouvwa rive nan nivo vwayaj POR ki te swiv pa yon reta POR.
Ekipman pouvwa ki kontwole Ramp Up
- Chak ekipman pou pouvwa endividyèl dwe rive nan seri operasyon rekòmande nan tR espesifye aAMP.
- Tout bank VCCIO dwe rive nan nivo operasyon rekòmande anvan konfigirasyon fini.
- Valè tipik de reta POR se 2.5 ms pou aparèy Intel MAX 10.
Dyagram POR senplifye pou aparèy Intel MAX 10
Apre aparèy Intel MAX 10 la antre nan mòd itilizatè, sikwi POR a kontinye kontwole
ekipman pou pouvwa VCCA ak VCC. Sa a se detekte yon kondisyon mawon-soti pandan mòd itilizatè. Si swa VCCA oswa VCC voltages ale anba pwen vwayaj POR pandan mòd itilizatè a, siyal POR prensipal la deklare. Lè prensipal siyal POR a afime, la
se aparèy fòse nan eta reset. VCCIO(3) kontwole pa sikwi POR a. Nan evènman an nan VCCIO(3) voltage gout pandan mòd itilizatè, kous la POR pa reset aparèy la. Sepandan, sikwi POR a kontwole VCCIO voltage gout pou jiska 9 ms apre dènye ray kouran an rive nan pwen vwayaj li.
Sipò Instant-On
Nan kèk aplikasyon, li nesesè pou yon aparèy reveye trè vit pou kòmanse operasyon. Aparèy Intel MAX 10 la ofri karakteristik enstantane pou sipòte aplikasyon pou reveye rapid. Avèk karakteristik enstantane la, aparèy Intel MAX 10 yo ka dirèkteman antre nan mòd konfigirasyon ak yon ti reta apre vwayaj POR yo pou ekipman pou pouvwa kontwole yo.
Power Management Controller Scheme
Konplo kontwolè jesyon pouvwa a pèmèt ou asiyen kèk aplikasyon nan mòd dòmi pandan ègzekutabl. Sa a pèmèt ou fèmen pòsyon nan konsepsyon an, kidonk diminye konsomasyon pouvwa dinamik. Ou ka re-aktive aplikasyon w lan ak yon tan reveye rapid ki mwens pase 1 ms.
Power Management Controller Architecture
Aparèy Intel MAX 10 la gen karakteristik pyès ki nan konpitè ki pèmèt I/O pouvwa desann ak revèy mondyal (GCLK) pou jere eta ba-pouvwa pandan mòd dòmi. Ou ka koupe tanpon I/O a dinamik lè aplikasyon w lan nan mòd san fè anyen konsa oswa dòmi. Youn ansyenample se dijital sèl lantiy reflex DSLR aplikasyon kamera a kote LVDS I / O bezwen pouvwa desann pandan kondisyon an san fè anyen konsa. San yo pa manyen okenn bouton, ekran an etenn pandan kamera a toujou limen. Intel bay yon kontwolè jesyon pouvwa mou kòm konsepsyon referans ki itilize karakteristik ba-pouvwa aplike nan aparèy Intel MAX 10 yo. Ou ka modifye konsepsyon referans la ki baze sou aplikasyon w lan. Kontwolè jesyon pouvwa mou an gen ladann yon senp machin eta fini (FSM) pou jere mòd eta ki ba-pouvwa pa alimante tanpon I/O ak GCLK gating pandan mòd dòmi.
Tout aparèy Intel MAX 10 gen karakteristik pyès ki nan konpitè pou revèy revèy. Aparèy 10M16, 10M25, 10M40, ak 10M50 yo genyen karakteristik pyès ki nan konpitè pou I/O pouvwa desann. Avèk karakteristik pyès ki nan konpitè, ou ka jere eta ki ba-pouvwa pandan mòd dòmi lè w itilize kontwolè jesyon pouvwa mou ke ou defini.
Ou ka aplike kontwolè jesyon pouvwa a nan twal nwayo FPGA ak yon minimòm de yon pò I / O rezève pou mòd dòmi antre ak sòti siyal yo.
Osilator entèn
Osilator entèn la revèy operasyon kontwolè jesyon pouvwa a. Se osilator entèn la dirije soti nan flash nan nwayo a. Osilator entèn la pèmèt kontwolè jesyon pouvwa a detekte evènman reveye a ak evènman mòd dòmi an. Yo nan lòd yo pèmèt revèy osilator entèn la lè kontwolè jesyon pouvwa a pèmèt, ou dwe mete oscena a 1. Pou frekans revèy osilator entèn la, al gade nan Fichye done aparèy Intel MAX 10 FPGA.
Enfòmasyon ki gen rapò
Fichye done aparèy Intel MAX 10 FPGA
Bay detay sou Intel MAX 10 ramp kondisyon tan, frekans revèy osilateur entèn, ak espesifikasyon cho-socketing.
I/O tanpon pouvwa desann
Aparèy Intel MAX 10 la gen yon karakteristik dinamik pouvwa-desann sou kèk nan tanpon I/O ki gen gwo konsomasyon pouvwa estatik. Karakteristik pouvwa-desann dinamik aplikab sèlman pou tanpon I/O ki te pwograme pou estanda I/O nan tablo ki anba la a.
| I/O tanpon | Estanda I/O | Kontwòl Port | Kapasite siyal kontwòl |
| Antre | SSTL, HSTL, HSUL, ak LVDS | ndòmi | 1 pou chak I/O bank(4) |
| Sòti | Tout estanda I/O | oe | 1 pou chak I/O tanpon |
Pandan pouvwa-up ak mòd konfigirasyon, kontwolè a jesyon pouvwa mou poko configuré ak siyal yo kontwòl yo fòse yo 1 (inaktif). Apre mòd konfigirasyon, lè kontwolè jesyon pouvwa a aktive, kontwolè jesyon pouvwa a pral default siyal kontwòl yo 1. Lè siyal kontwòl yo se 0, kontwolè jesyon pouvwa a desann oswa tri-eta tanpon I/O yo. Imedyatman I/O a mete nan mòd dòmi an.
Tanpon I/O aparèy Intel MAX 10 yo bezwen kenbe eta anvan yo pandan operasyon mòd dòmi an. Eta anvan yo nan lojik debaz ou a rete lè w ap soti nan mòd dòmi an.
Global Clock Gate
Karakteristik pouvwa-desann dinamik disponib nan rezo GCLK sèlman. Ou ka itilize kontwolè jesyon pouvwa a pou pouvwa-desann dinamik nan yon rezo GCLK lè w kontwole siyal enout segondè aktif la. Rezo GCLK yo sèvi kòm sous revèy ki ba-skew pou blòk fonksyonèl tankou blòk etalaj lojik (LAB), DSP, memwa entegre, ak PLL.
Lè yon rezo GCLK fèmen, tout lojik rezo GCLK nouri yo nan eta. Sa a diminye konsomasyon pouvwa jeneral aparèy la. Karakteristik pouvwa-desann dinamik pèmèt lojik debaz yo kontwole kondisyon sa yo pouvwa-up ak pouvwa-desann nan rezo GCLK yo:
- Pouvwa desann synchrone oswa asynchrone
- Pouvwa moute asynchrone
GCLK pòtay
Socketing cho
Aparèy Intel MAX 10 la ofri cho socketing, ke yo rele tou cho plug-in oswa cho swap, ak sipò sekans pouvwa san yo pa itilize okenn aparèy ekstèn. Ou ka mete oswa retire aparèy Intel MAX 10 la sou yon tablo nan yon sistèm pandan operasyon sistèm lan. Sa a pa afekte bis sistèm nan kouri oswa tablo a ki antre nan sistèm nan.
Karakteristik cho-socketing la retire kèk difikilte ki rankontre lè w ap itilize aparèy Intel MAX 10 la sou yon PCB ki gen yon melanj de aparèy ak diferan vol.tage nivo.
Avèk karakteristik cho-socketing aparèy Intel MAX 10 la, ou pa bezwen asire yon sekans bon jan kouran pou chak aparèy sou tablo a. Karakteristik aparèy cho-socketing Intel MAX 10 bay:
- Komisyon Konsèy oswa aparèy ensèsyon ak retire san eleman ekstèn oswa manipilasyon tablo
- Sipò pou nenpòt sekans pouvwa-up
- Tanpon I/O ki pa pèsistan nan bis sistèm yo pandan ensèsyon cho
Espesifikasyon Hot-Socketing
Aparèy Intel MAX 10 la se yon aparèy ki konfòme ak socketing cho ki pa bezwen okenn konpozan ekstèn oswa kondisyon konsepsyon espesyal. Sipò cho-socketing nan aparèy Intel MAX 10 la gen avantaj sa atages:
- Ou ka kondi aparèy yo anvan yo mete kouran san yo pa domaje aparèy la.
- I/O broch rete tri-deklarasyon pandan pouvwa leve. Aparèy la pa kondui anvan oswa pandan pouvwa moute, kidonk li pa afekte lòt otobis yo nan operasyon.
Kondwi Aparèy Intel MAX 10 anvan yo monte
Anvan oswa pandan kouran oswa koupe, ou ka kondwi siyal nan broch I/O, broch antre dedye, ak broch revèy dedye san yo pa domaje aparèy Intel MAX 10 yo.
Aparèy Intel MAX 10 la sipòte nenpòt sekans pouvwa-up oswa pouvwa-down pou senplifye konsepsyon nan nivo sistèm.
I/O Pins Rete Tri-deklarasyon Pandan Power up
Tanpon pwodiksyon aparèy Intel MAX 10 yo etenn pandan sistèm lan monte oswa koupe. Fanmi aparèy Intel MAX 10 la pa mete deyò jiskaske aparèy la konfigirasyon epi travay nan kondisyon operasyon rekòmande. I/O broch yo tri-deklarasyon pandan pouvwa moute oswa pouvwa desann.
Yon enkyetid posib pou aparèy semi-conducteurs an jeneral konsènan cho-socketing se potansyèl pou latch moute. Latch up ka rive lè sous-sistèm elektrik yo cho-socketed nan yon sistèm aktif. Pandan cho-socketing, broch siyal yo ka konekte ak kondwi pa sistèm aktif la. Sa rive anvan ekipman pou pouvwa a ka bay aktyèl VCC aparèy la ak avyon tè. Kondisyon sa a ka mennen nan kenbe ak lakòz yon chemen ki ba-enpedans soti nan VCC nan tè nan aparèy la. Kòm yon rezilta, aparèy la pwolonje yon gwo kantite kouran, petèt sa ki lakòz domaj elektrik.
Desen an nan tanpon I/O yo ak sikwi cho-socketing asire ke fanmi Intel MAX 10 aparèy iminitè a kenbe pandan cho-socketing.
Enfòmasyon ki gen rapò
Fichye done aparèy Intel MAX 10 FPGA
Bay detay sou Intel MAX 10 ramp kondisyon tan, frekans revèy osilateur entèn, ak espesifikasyon cho-socketing.
Hot-Socketing Feature Aplikasyon
Karakteristik cho-socketing la tri-eta tanpon pwodiksyon an pandan pouvwa-up la (VCCIO oswa VCC ekipman pou pouvwa) oswa pouvwa-desann evènman an. Sikwi cho-socketing la jenere yon siyal HOTSCKT entèn lè VCCIO oswa VCC pi ba pase papòt la.tage pandan pouvwa leve oswa pouvwa desann. Siyal HOTSCKT la koupe tanpon pwodiksyon an pou asire ke pa gen okenn koule aktyèl DC nan peny la. Chak peny I/O gen sikwi yo montre nan figi sa a. Sikwi cho-socketing la pa gen ladan PIN CONF_DONE ak nSTATUS pou asire ke broch sa yo kapab opere pandan konfigirasyon. Kidonk, li se yon konpòtman espere pou broch sa yo mete deyò pandan pouvwa-up ak pouvwa-desann sekans.
Cho-Socketing sikwi pou aparèy Intel MAX 10
Sikwi POR a kontwole voltagNivo ekipman pou pouvwa ak kenbe broch yo I / O tri-deklarasyon pandan pouvwa moute. Rezistans rale fèb la nan eleman I/O aparèy Intel MAX 10 (IOE) anpeche broch I/O yo flote. Voltage sikwi kontwòl tolerans
pwoteje broch I/O yo soti nan kondwi anvan VCCIO ak VCC founiti yo mache. Sa a anpeche broch I/O yo soti lè aparèy la pa nan mòd itilizatè.
Intel itilize GND kòm referans pou operasyon cho-socketing ak konsepsyon tanpon I/O. Pou asire bon operasyon, Intel rekòmande pou konekte GND ant tablo yo anvan yo konekte ekipman pou pouvwa yo. Sa a anpeche GND sou tablo ou a soti nan rale moute inadvèrtans pa yon chemen nan pouvwa atravè lòt konpozan sou tablo ou a. Yon GND rale ka lakòz yon vol I/O ki pa nan espesifikasyontage oswa kondisyon aktyèl la ak Intel FPGA la.
Power Management Controller Referans Design
Konsepsyon referans sa a itilize karakteristik ba-pouvwa ki sipòte nan aparèy Intel MAX 10. Figi sa a montre dyagram blòk ki gen rapò ak konsepsyon referans kontwolè jesyon pouvwa a.
Power Management Controller Block Diagram
Pò Antre ak Sòti nan konsepsyon referans Kontwolè Jesyon pouvwa a
| Non Port | Antre / Sòti | Deskripsyon |
| dòmi | Antre | Kontwòl dòmi. |
| premye_n | Antre | Siyal reset aktif ki ba. |
| clk | Antre | Siyal revèy. |
| sleep_status | Sòti | Estati dòmi nan sistèm nan. Se siyal sa a afime wo lè sistèm nan ap antre nan kondisyon an mòd dòmi. Se siyal sa a de-afime lè sistèm nan soti nan kondisyon an mòd dòmi nèt. |
| gpio_pad_output[3:0] | Sòti | Pò pwodiksyon jeneral-objektif I/O (GPIO). |
| cnt_value[7:0] | Sòti | Free-kouri kont valè nan lojik itilizatè. |
| cnt_enter_sleep[7:0] | Sòti | Valè kontwa lè sistèm lan ap antre nan kondisyon mòd dòmi. |
| cnt_exit_sleep[7:0] | Sòti | Valè kontwa lè sistèm nan ap sòti nan kondisyon mòd dòmi. |
Konsepsyon kontwolè jesyon pouvwa a se yon FSM ki montre eta a nan alimante ak kouran revèy mondyal (GCLKs) ak I/O tanpon. Osilator entèn la, blòk kontwòl revèy la, ak tanpon I/O se pwopriyete entelektyèl (IP) ki sipòte pa lojisyèl Intel Quartus® Prime epi ou ka enstansye IP yo nan katalòg IP la. Lojik itilizatè a kapab nenpòt sikwi lojik ki aplike lè l sèvi avèk eleman lojik (LE) ak yon eleman entegre tankou DSP ak memwa entèn nan konsepsyon ou. Nan konsepsyon referans sa a, lojik itilizatè yo itilize se yon kontwa 8-bit ki gratis. Yo itilize pò cnt_enter_sleep ak cnt_exit_sleep pou asire lojik itilizatè a ka antre epi sòti nan mòd dòmi san yo pa koripsyon done. Li espere ke cnt_enter_sleep[7:0] ak cnt_exit_sleep[7:0] yo nan menm valè apre lojik itilizatè a antre epi sòti nan mòd dòmi. Pò gpio_pad_output yo demontre eta tri-deklarasyon GPIO a lè sistèm nan nan mòd dòmi.
Enfòmasyon ki gen rapò
Power Management Controller Referans Design
Blòk kontwòl revèy
Nwayo IP ALTCLKCTRL Intel FPGA (clk_control_altclkctrl) se yon IP ki bay nan lojisyèl Intel Quartus Prime. IP sa a itilize pou kontwole sistèm revèy nan aparèy la. GCLK yo ki kondwi nan aparèy la ka dinamik pouvwa desann pa kontwole aktif segondè ena siyal la. Pò ena a se yon opinyon nan blòk IP kontwòl revèy la. Lè IP sa a enstansye, chwazi pò a ena pou pèmèt kontwòl GCLK yo.
Enfòmasyon ki gen rapò
ALTCLKCTRL Intel FPGA IP Nwayo Itilizatè Gid
I/O tanpon
Nwayo IP GPIO Lite Intel FPGA (altera_gpio_lite) aplike kòm yon D ', pwodiksyon, oswa bidireksyon I/O tanpon. Ou ka kontwole pouvwa desann nan tanpon I/O sa yo lè w pèmèt pò nsleep nan tanpon an opinyon ak pò a oe nan tanpon pwodiksyon an. Pò yo oe ak nsleep yo rale ba pa konsepsyon kontwolè jesyon pouvwa a nan pouvwa desann tanpon yo I / O pandan mòd dòmi. Intel rekòmande pou itilize yon GPIO Lite Intel FPGA IP nwayo separe lè kèk nan tanpon I/O a pa oblije koupe.
Enfòmasyon ki gen rapò
GPIO Lite Intel FPGA IP Nwayo Referans
Osilator entèn
Osilator Entèn Intel FPGA IP nwayo (altera_in_osc) se yon osilator gratis yon fwa ou pèmèt li. Osilator sa a kouri nan tout konsepsyon kontwolè jesyon pouvwa a.
Enfòmasyon ki gen rapò
Osilateur entèn Intel FPGA IP Nwayo
Kontwolè Jesyon pouvwa
Kontwolè jesyon pouvwa a aplike yon senp FSM pou kontwole sekans pouvwa-up ak pouvwa-desann rezo GCLK yo ak tanpon I/O.
FSM nan Kontwolè Jesyon pouvwa a
Antre nan Eta
Lè kontwolè jesyon pouvwa a detekte yon evènman dòmi, FSM tranzisyon an antre nan eta a epi fè operasyon pouvwa-desann sou I/O tanpon ak rezo GCLK. Yon evènman dòmi detekte lè siyal dòmi an afime. Yon evènman dòmi ta ka deklanche pa yon demann entèn oswa ekstèn.
Leta dòmi
Apre operasyon koupe pouvwa a sou tanpon I/O ak rezo GCLK, FSM tranzisyon an nan eta a dòmi epi tann pou evènman an reveye. Eta sa a se eta mòd dòmi.
Sòti Eta
Lè kontwolè jesyon pouvwa a detekte yon evènman reveye, FSM a tranzisyon nan eta Sòti a epi fè operasyon pouvwa-up sou I/O tanpon ak rezo GCLK. Yon evènman reveye detekte lè siyal dòmi an de-afime. Yon evènman reveye ta ka deklanche pa yon demann entèn oswa ekstèn tankou entèripsyon oswa time-out sou kèk kontwa.
Eta Awake
Apre operasyon pouvwa-up sou I/O tanpon ak rezo GCLK, FSM tranzisyon an nan eta a Awake.
Pwosesis sa a repete lè yon evènman dòmi kòmanse ankò.
Antre oswa sòti nan mòd dòmi
Pandan pouvwa-up ak mòd konfigirasyon, siyal dòmi an dwe ba. Lè siyal dòmi an afime, aparèy la imedyatman antre nan mòd dòmi. Lè w ap antre nan mòd dòmi, fonksyonalite aparèy la tankou rezo GCLK ak tanpon I/O yo dinamik desann-pou minimize dissipation pouvwa dinamik. Tout done konfigirasyon yo konsève lè aparèy la nan mòd dòmi.
]Ap antre nan mòd dòmi
Figi 10. Antre nan dyagram distribisyon mòd dòmi
Sekans sa a rive lè aparèy la antre nan mòd dòmi:
- Yon demann entèn oswa ekstèn kondwi siyal dòmi an wo, fòse aparèy la ale nan mòd dòmi.
- Apre yon reta nan T1, kontwolè jesyon pouvwa pouvwa desann tout I/O tanpon yo pa de-afime siyal ioe ki konekte nan pò oe ak nsleep nan tanpon I/O yo.
- Apre yon reta nan T2, kontwolè jesyon pouvwa a fèmen tout rezo GCLK lè li enfim siyal clk_ena[15:0] soti nan LSB a MSB. Apre twa sik revèy, siyal clk_ena[15:0] la konplètman enfim epi li antre nan eta dòmi an.
- Kontwolè jesyon pouvwa a rete nan eta dòmi jiskaske siyal dòmi an de-afime.
- Lojik itilizatè a pral kenbe valè kontwa a anvan yo antre nan eta a dòmi ak pwodiksyon nan pò cnt_sleep_enter. Lè sa a, kontwa kouri a nan frizè.
- gpio_pad_output (GPIO) se tri-deklarasyon lè ioe de-afime.
Sòti mòd dòmi
Figi 11. Soti dyagram distribisyon mòd dòmi
Sekans sa a rive lè aparèy la soti nan mòd dòmi:
- Yon demann entèn oswa ekstèn kondwi siyal dòmi an ba, fòse aparèy la soti nan mòd dòmi.
- Apre yon reta nan T3, kontwolè jesyon pouvwa a vire sou tout rezo GCLK lè li pèmèt clk_ena[15:0] siyal soti nan LSB a MSB. Apre twa sik revèy, siyal clk_ena[15:0] la konplètman aktive epi tout rezo GCLK yo limen.
- Apre yon reta nan T4, kontwolè a jesyon pouvwa pouvwa moute tout I / O tanpon yo pa revandike siyal la ioe.
- Kontwolè jesyon pouvwa a rete nan eta reveye jiskaske siyal dòmi an afime.
- Lojik itilizatè a pral kenbe valè kontwa kouri anvan eta a reveye ak pwodiksyon nan pò cnt_sleep_exit. Lè sa a, kontwa kouri a lage soti nan friz.
- gpio_pad_output (GPIO) ap kondwi valè pwodiksyon li yo lè ioe afime.
Paramèt Distribisyon
Tablo ki anba la a bay lis definisyon ak valè minimòm paramèt T1, T2, T3, ak T4 nan dyagram distribisyon mòd dòmi k ap antre a ak dyagram distribisyon mòd dòmi pou sòti, respektivman.
T1, T2, T3, ak T4 Paramèt Valè Minimòm ak Definisyon
| Paramèt | Lajè (bit) | Valè minimòm (sik revèy) | Deskripsyon |
| T1 | 6 | 1 | ioe enfim distribisyon. |
| T2 | 6 | 11 | clk_ena enfim distribisyon. |
| T3 | 6 | 1 | clk_ena pèmèt distribisyon. |
| T4 | 6 | 40 | ioe pèmèt distribisyon. |
Aplikasyon Materyèl ak Mezi Kouran
Konsepsyon sa a aplike lè l sèvi avèk aparèy 10M50DAF484C6. Ou ka aplike konsepsyon sa a lè l sèvi avèk nenpòt aparèy Intel MAX 10. Konsepsyon sa a mache sou Komisyon Konsèy Intel MAX 10 Development Kit pou montre aktyèl ak pouvwa relatif ant mòd itilizatè ak mòd dòmi.
Itilizasyon resous konsepsyon sa a se jan sa a:
- 42,000 LEs (84% nan LE total)—modil kontwa gri itilize pi fò nan LE yo nan aparèy la
- 33 broch I/O (9% nan total broch)—kouvri 3 broch antre ak 30 broch pwodiksyon
Kouran an nan konsepsyon sa a mezire lè l sèvi avèk yon eleman monitè aktyèl (Linear Technologies LTC 2990). Kouran an mezire plis trete pa yon konsepsyon pre-pwograme nan yon aparèy MAX II. Kouran an mezire montre sou Intel FPGA pouvwa ki monitè kè bebe entèfas lè PowerMonitor.exe lanse. Ou pral wè yon monitè aktyèl pou chak nan founiti prensipal yo nan aparèy Intel MAX 10 la jan sa a:
- 2.5V_CORE(5)
- 2.5V_VCCIO
- 1.5V_VCCIO
- 1.2V_VCC
Pou objektif demonstrasyon konsepsyon, bouton pouse a itilize pou kontwòl dòmi ak LED yo itilize pou estati dòmi. Kidonk, siyal sa yo te ranvèse sou nivo PIN. Pou antre nan mòd dòmi, peze epi kenbe bouton pouse USER_PB0 la. Pou lage konsepsyon an nan mòd itilizatè, lage bouton pouse USER_PB0 la. LED0 endike estati dòmi aparèy la. LED0 limen lè aparèy la antre nan mòd dòmi epi li etenn lè aparèy la nan mòd itilizatè. Pandan mòd dòmi, pò gpio_pad_output ki konekte ak LED1–LED4 yo tri-declare epi yo fèmen.
Figi 12. Monitè aktyèl pou chak pwovizyon
| Kouran ak pouvwa | Mòd itilizatè | Mòd dòmi |
| 1.2V_ICC (mA) | 160 | 11 |
| 2.5V_ICCA (mA) | 28 | 28 |
| 1.5V_ICCIO (mA) | 1.3 | 1.0 |
| 2.5V_ICCIO (mA) | 2.7 | 1.2 |
| Total pouvwa (mW) | 270 | 88 |
Rezilta yo montre yon rediksyon apeprè 93% nan konsomasyon aktyèl la debaz (1.2V_ICC) ak yon rediksyon apeprè 56% nan konsomasyon aktyèl I/O (2.5V_ICCIO) nan mòd dòmi parapò ak mòd itilizatè. Rediksyon total konsomasyon pouvwa nan konsepsyon sa a nan mòd dòmi se apeprè 68%.
Achiv Gid Itilizatè Intel MAX 10 Power Management
Si yon vèsyon debaz IP pa nan lis la, gid itilizatè a pou vèsyon debaz IP anvan an aplike.
| IP Core Version | Gid itilizatè |
| 15.1 | Gid itilizatè MAX 10 Power Management |
| 15.0 | Gid itilizatè MAX 10 Power Management |
| 14.1 | Gid itilizatè MAX 10 Power Management |
Istwa Revizyon Dokiman pou Gid Itilizatè Intel MAX 10 Power Management
| Vèsyon dokiman an | Intel Quartus Prime Version | Chanjman |
| 2022.05.27 | 18.0 | Retire ka Enpirion nan Intel® MAX® 10 Jesyon pouvwa souview epi Konsepsyon ekipman pou pouvwa seksyon yo. |
| 2018.07.04 | 18.0 | • Mete ajou a Power-On Reyajiste sikwi seksyon pou genyen enfòmasyon ke ekipman pou pouvwa endividyèl la dwe rive nan ranje a opere rekòmande nan ekipman pou pouvwa maksimòm ramp tan, tRAMP.
• Apati de vèsyon lojisyèl Intel Quartus Prime 18.0, non nwayo IP sa a te chanje soti nan Clock Control Block (ALTCLKCTRL) IP Core a ALTCLKCTRL Intel FPGA IP Core. • Apati de vèsyon lojisyèl Intel Quartus Prime 18.0, non nwayo IP sa a te chanje soti nan Altera GPIO Lite IP Core pou GPIO Lite Intel FPGA IP Core. • Apati de vèsyon lojisyèl Intel Quartus Prime 18.0, non nwayo IP sa a te chanje soti nan Nwayo IP Osilator Entèn pou Nwayo Oscillator Entèn Intel FPGA IP. • Mete ajou Powerplay Early Power Estimator (EPE) nan Early Power Estimator. |
| Dat | Version | Chanjman |
| Me 2017 | 2017.05.26 | Mete ajou seksyon Aplikasyon Karakteristik Hot-Socketing la. |
| Fevriye 2017 | 2017.02.21 | Rebranded kòm Intel. |
| Me 2016 | 2016.05.02 | • Mete ajou Pins I/O yo Rete Tri-deklarasyon Pandan Power Up seksyon.
• Mete ajou Pwovizyon kouran ki kontwole epi ki pa kontwole pa seksyon POR Circuitry. • Mete ajou enfòmasyon pou aparèy pou yon sèl ekipman ki nan tablo egzijans pou sekans pouvwa-up instantan an. |
| Novanm 2015 | 2015.11.02 | • Te ajoute seksyon Transient Current.
• Chanje ka Quartus II an Quartus Prime. |
| Fevriye 2015 | 2015.02.09 | Te ajoute konsepsyon referans MAX 10 Power Management Controller. |
| Desanm 2014 | 2014.12.15 | • Mete ajou MAX 10 Power Management Overview seksyon.
• Mete ajou seksyon Aparèy Doub Pwovizyon pou mete ajou detay sou konsomasyon pouvwa pou aparèy ki gen doub. • Mete ajou seksyon Konsepsyon Pwovizyon pou pouvwa a pou enkli konsomasyon maksimòm pouvwa a pou chak aparèy Intel MAX 10 pou yon sèl ekipman. • Mete ajou seksyon Power Management Controller Scheme pou mete mizajou sou mòd dòmi. |
| Septanm 2014 | 2014.09.22 | Premye lage. |
Dokiman / Resous
 |
Intel MAX 10 Jesyon pouvwa [pdfGid Itilizatè MAX 10 Jesyon pouvwa, MAX 10, Jesyon pouvwa, Jesyon, MAX 10 Jesyon pouvwa |
