Intel Corporation, istwa - Intel Corporation, stilize kòm intel, se yon sosyete miltinasyonal Ameriken ak konpayi teknoloji ki gen katye jeneral nan Santa Clara ofisyèl yo. websit se Intel.com.
Ou ka jwenn yon anyè manyèl itilizatè ak enstriksyon pou pwodwi Intel anba a. Pwodwi Intel yo patante ak trademark anba mak la Intel Corporation.
Enfòmasyon pou kontakte:
Adrès: 2200 Mission College Blvd, Santa Clara, CA 95054, Etazini
Aprann kijan pou desine yon rezo Ethernet 50G ak Intel a 50G Ethernet Design Example. Gid demaraj rapid sa a bay yon konsepsyon pyès ki nan konpitè ansyenample ak simulation testbench pou aparèy la Arria 10 GT, ranpli ak yon estrikti anyè ak editè paramèt. Telechaje konsepsyon pyès ki nan konpitè konpile a epi kontakte Intel FPGA pou plis enfòmasyon.
Manyèl itilizatè sa a bay enfòmasyon detaye sou entèfas memwa ekstèn Intel Agilex FPGA IP Design Example, ki gen ladan enfòmasyon lage li yo, vèsyon IP, ak konsepsyon jeneral eksample workflows. Li gen ladan tou yon gid demaraj rapid pou kreye yon pwojè EMIF. Gid sa a aplikab pou vèsyon lojisyèl Intel Quartus Prime jiska v19.1 epi li konpatib ak twous devlopman Intel FPGA.
Aprann sou Inite Fonksyonèl Intel Native Loopback Accelerator (AFU) ak karakteristik li yo ak manyèl itilizatè konplè sa a. Konprann Anviwònman Simulation AFU, Nwayo Cache Interface, Manadjè Entèfas FPGA, ak plis ankò. Dekouvri kijan akseleratè pyès ki nan konpitè sa a amelyore pèfòmans nan dechaje operasyon enfòmatik nan CPU a.
Aprann sou Intel AN 889 8K DisplayPort Video Format Konvèsyon Design Example ki entegre DisplayPort 1.4 videyo koneksyon IP pou delivre videyo bon jan kalite jiska 8K a 30 ankadreman pou chak segonn. Konsepsyon sa a se lojisyèl ak pyès ki nan konpitè configurable, sa ki fè li fasil pou konfigirasyon ak redesign. Li plis sou DisplayPort Intel FPGA IP la ak kijan pou itilize li pou kreye entèfas DisplayPort ki konplètman konfòme san w pa yon ekspè transceiver.
Manyèl itilizatè sa a bay direktiv aplikasyon pou AN 795 10G Ethernet sou-sistèm lè l sèvi avèk IP 10G MAC ak PHY latansi ba Intel yo. Li gen ladann yon tablo desen pou aparèy Intel Arria 10 yo, tankou 10GBase-R Ethernet ak XAUI Ethernet. Aprann kijan pou itilize teknoloji FPGA sa a nan Intel Corporation.
Aprann kijan pou jenere ak teste Low Latency E-Tile 40G Ethernet Intel FPGA IP Design Example ak gid sa a demaraj rapid soti nan Intel. Jwenn enfòmasyon detaye sou paramèt ak resous ki gen rapò nan gid itilizatè a ak nòt lage. Mete konfyans nou nan garanti estanda Intel a pou pèfòmans serye.
Aprann sou Scalable Switch Intel FPGA IP pou PCI Express, yon switch konplètman configurable ki sipòte jiska 32 pò en oswa pwen final entegre. Manyèl itilizatè sa a ak IP vèsyon 1.0.0 bay enstriksyon ak espesifikasyon pou konfigirasyon switch la ak mete ann aplikasyon kapasite Hot Plug. Mizajou pou Intel® Quartus® Prime Design Suite: 20.4.
Aprann kijan pou jenere ak konfigirasyon entèfas memwa ekstèn Intel Stratix 10 FPGA IP Design Example nan gid demaraj rapid sa a. Sa a konsepsyon ansyenample koule pèmèt pou kreyasyon sentèz ak simulation files pou valide IP EMIF ou sou nenpòt aparèy konpatib ak vèsyon lojisyèl Intel Quartus Prime 17.1 ak pita. Swiv gid sa yo pou konfigirasyon paramèt pou aplikasyon Intel Stratix 10 EMIF ou.
Aprann kijan pou kreye yon konsepsyon koòdone memwa ekstènample pou Intel® Arria® 10 FPGA IP lè l sèvi avèk UG-20118. Gid demaraj rapid sa a bay enstriksyon etap pa etap ak workflows pou jenere yon ansyenample konsepsyon pou nenpòt IP EMIF ou kreye. Pafè pou pwodiktè kontni ki byen vèrs nan pratik SEO kap optimize pou mo kle tankou "External Memory Interfaces Arria 10 FPGA IP Design Example" ak "UG-20118".
Aprann kijan pou simulation yon konsepsyon Intel Quartus Prime Pro Edition nan ModelSim FPGA Edition Simulation ak manyèl itilizatè UG-20093 la. Swiv etap pa etap gid la pou konpile ak view fòm ond siyal nan konsepsyon FPGA ou. Pafè pou moun ki gen yon konpreyansyon debaz nan sentaks lang deskripsyon pyès ki nan konpitè.
