Intel Corporation, istwa - Intel Corporation, stilize kòm intel, se yon sosyete miltinasyonal Ameriken ak konpayi teknoloji ki gen katye jeneral nan Santa Clara ofisyèl yo. websit se Intel.com.
Ou ka jwenn yon anyè manyèl itilizatè ak enstriksyon pou pwodwi Intel anba a. Pwodwi Intel yo patante ak trademark anba mak la Intel Corporation.
Enfòmasyon pou kontakte:
Adrès: 2200 Mission College Blvd, Santa Clara, CA 95054, Etazini
Aprann sou OPAE FPGA Linux Device Driver Architecture pou platfòm Intel nan manyèl itilizatè sa a. Eksplore achitekti pyès ki nan konpitè, Virtualization, ak fonksyon FPGA Management Engine pou optimize pèfòmans ak jesyon pouvwa. Kòmanse ak chofè OPAE Intel FPGA jodi a.
Manyèl itilizatè sa a se pou AN 829 PCI Express* Avalon®-MM DMA Reference Design. Li montre pèfòmans Intel® Arria® 10, Cyclone® 10 GX, ak Stratix® 10 Hard IP pou PCIe* ak yon koòdone Avalon-MM ak yon kontwolè DMA pèfòmans segondè. Manyèl la gen ladann yon chofè lojisyèl Linux, dyagram blòk, ak mezi pèfòmans sistèm. Aprann plis sou evalyasyon pèfòmans pwotokòl PCIe ak konsepsyon referans sa a.
Aprann sou ASMI Parallel II Intel FPGA IP, yon nwayo IP avanse ki pèmèt aksè dirèk flash ak kontwòl enskri pou lòt operasyon yo. Manyèl itilizatè sa a kouvri tout fanmi aparèy Intel FPGA epi li sipòte nan vèsyon lojisyèl Quartus Prime 17.0 ak pi lwen. Jwenn plis enfòmasyon sou zouti pwisan sa a pou mizajou sistèm aleka ak depo nan Header SEU Sensitivity Map Files.
Aprann kijan pou aplike Hierarchical Pasyèl Rekonfigirasyon yon konsepsyon sou Arria 10 SoC Development Board ak Intel a AN 805. Dekouvri kijan yon pati nan rekonfigirasyon avanse évolutivité konsepsyon ou a, bese pri, epi redwi tan. Didacticiel sa a mande pou abitye ak flux aplikasyon Intel Quartus Prime FPGA ak konsèp ki gen rapò.
Aprann kijan pou konfigirasyon ak enstale Intel 80486 Opti Motherboard ou a ak manyèl itilizatè konplè sa a. Soti nan konfigirasyon pyès ki nan konpitè rive nan konfigirasyon BIOS, gid sa a kouvri tout sa ou bezwen pou enstale epi sèvi ak plak mèr ou a san danje epi efektivman. Pa bliye swiv prekosyon elektrisite estatik pou pwoteje ekipman ou yo.
Sa a Intel F-Tile CPRI PHY FPGA IP Design Example manyèl bay yon gid kòmanse rapid pou jenere yon konsepsyon pyès ki nan konpitè ak simulation tèsbanch. Li gen ladan l enfòmasyon sou lojisyèl sipòte ak similatè, osi byen ke etap detaye sou kòman yo kreye yon pwojè Quartus Prime. Manyèl la tou bay lis resous ki gen rapò tankou gid itilizatè a ak nòt lage. Pafè pou moun k ap chèche konsepsyon ak nwayo IP F-Tile CPRI.
Aprann kijan pou paramèt ak Customize Intel Cyclone 10 GX Native Floating-Point DSP FPGA IP nwayo a avèk èd nan manyèl itilizatè a. Gid sa a bay enstriksyon etap-pa-etap ak yon lis paramèt yo chwazi nan, ki gen ladan Miltipliye Add, Vector Mode 1, ak plis ankò. Vize aparèy Intel Cyclone 10 GX la, gid la gen ladan yon editè paramèt IP pou kreye yon nwayo IP Customized ki apwopriye pou nenpòt konsepsyon. Kòmanse jodi a ak manyèl itilizatè konplè sa a.
Manyèl itilizatè sa a bay enstriksyon pou Intel FPGA Integer Arithmetic IP Cores, ki gen ladan LPM_COUNTER ak LPM_DIVIDE IP Cores. Mizajou pou Intel Quartus Prime Design Suite 20.3, manyèl la gen ladan pwototip Verilog HDL, deklarasyon eleman VHDL, ak enfòmasyon sou karakteristik, pò, ak paramèt.
Gid itilizatè sa a bay gid detaye sou routage ak plan etaj pou aparèy Intel Stratix 10 GX 400, SX 400, ak TX 400 ak objektif pou reyalize pi bon pèfòmans distribisyon. AN 906 gen ladan limit zòn aparèy epi idantifye zòn konjesyon posib. Kenbe aparèy ou an fonksyone byen ak gid enfòmatif sa a.
Gid itilizatè sa a bay direktiv planifikasyon pou AN 824 FPGA SDK pou OpenCL Board Support Package (BSP). Li ofri konsèy sou akizisyon semans debaz la ak pi bon mwayèn frekans fonksyònman maksimòm ak evalye efikasite itilizasyon resous BSP. Gid la sipoze abitye ak konsèp OpenCL epi li kouvri koule konpilasyon BSP ak patisyon plan. Optimize pakè sipò konsèy ou a ak gid konplè Intel sa a.
