Nios V processeur Intel FPGA IP lojisyèl

Nios® V Processeur Intel® FPGA IP Release Nòt

Nimewo Intel® FPGA IP vèsyon (XYZ) ka chanje ak chak vèsyon lojisyèl Intel Quartus® Prime. Yon chanjman nan:

• X endike yon gwo revizyon nan IP la. Si ou mete ajou lojisyèl Intel Quartus Prime, ou dwe rejenere IP la.
• Y endike IP a gen ladan nouvo karakteristik. Rejenere IP ou pou mete nouvo karakteristik sa yo.
• Z endike IP a gen ladann ti chanjman. Rejenere IP ou pou mete chanjman sa yo.

Enfòmasyon ki gen rapò

• Nios V Processeur Referans Manyèl
  Bay enfòmasyon sou referans pèfòmans processeur Nios V, achitekti processeur, modèl pwogramasyon an, ak aplikasyon debaz la (Gid itilizatè Intel Quartus Prime Pro Edition).
  
• Nios II ak Embedded IP Release Notes
• Nios V Embedded Processor Design Handbook
  Dekri fason pou itilize zouti yo pi efikasman, rekòmande estil konsepsyon, ak pratik pou devlope, debogaj, ak optimize sistèm entegre lè l sèvi avèk processeur Nios® V ak zouti Intel bay (Gid Itilizatè Intel Quartus Prime Pro Edition).
• Nios® V Processor Software Developer Handbook
  Dekri anviwònman devlopman lojisyèl processeur Nios® V, zouti ki disponib, ak pwosesis pou konstwi lojisyèl pou kouri sou processeur Nios® V (Gid itilizatè Intel Quartus Prime Pro Edition).

Nios® V/m Processeur Intel FPGA IP (Intel Quartus Prime Pro Edition) Nòt lage

Nios® V/m Processeur Intel FPGA IP v22.3.0

Tablo 1. v22.3.0 2022.09.26

Intel Quartus Prime Version	Deskripsyon	Enpak
22.3	• Amelyore lojik prechache. Mete ajou pèfòmans ak nimewo referans sa yo: — FMAX — Zòn — Dhrystone - CoreMark • Retire paramèt exceptionOffset ak exceptionAgent nan _hw.tcl. Nòt: Se sèlman ki afekte jenerasyon BSP. Pa gen enpak sou RTL oswa sikwi. • Chanje reset debug: — Te ajoute ndm_reset_in pò — Chanje non dbg_reset an dbg_reset_out.	–

Nios® V/m Processeur Intel FPGA IP v21.3.0

Tablo 2.v21.3.0 2022.06.21

Intel Quartus Prime Version	Deskripsyon	Enpak
22.2	• Te ajoute yon koòdone demann reset • Retire siyal ki pa itilize yo ki te lakòz yon koòdone latch • Fiks pwoblèm reset debug: — Mete ajou routage ndmreset pou anpeche modil debug la reset.	–

Nios® V/m Processeur Intel FPGA IP v21.2.0

Tablo 3. v21.2.0 2022.04.04

Intel Quartus Prime Version	Deskripsyon	Enpak
22.1	• Te ajoute nouvo konsepsyon examples nan Nios® V/m processeur Intel FPGA IP editè paramèt debaz: — uC/TCP-IP IPerf Egzample Design — uC/TCP-IP Senp Socket Sèvè Egzample Design	–
	• Ranje ensèk: — Te rezoud pwoblèm ki te lakòz aksè enfidyab nan CSR MARCHID, MIMPID, ak MVENDORID yo. — Pèmèt kapasite reset soti nan modil la debug pou pèmèt nwayo a dwe reset atravè yon debugger. — Pèmèt sipò pou deklanche. Nwayo processeur Nios V la sipòte 1 deklanche. — Abòde avètisman sentèz rapòte ak pwoblèm poul. — Adrese yon pwoblèm ki soti nan ROM debug ki te lakòz yon koripsyon nan vektè retounen a. — Ranje yon pwoblèm ki anpeche aksè a GPR 31 nan modil debug la.	–

Nios V/m processeur Intel FPGA IP v21.1.1

Tablo 4. v21.1.1 2021.12.13

Intel Quartus Prime Version	Deskripsyon	Enpak
21.4	• Ranje ensèk: — Enskri deklanche aksesib men deklannche yo pa te sipòte pwoblèm fiks.	Eksepsyon enstriksyon ilegal mande lè w ap jwenn aksè nan rejis deklanche.
	• Te ajoute nouvo Design Example nan Nios V/m processeur Intel FPGA IP editè paramèt nwayo. — GSFI Bootloader Egzample Design — SDM Bootloader Egzample Design	–

Nios V/m processeur Intel FPGA IP v21.1.0

Tablo 5.v21.1.0 2021.10.04

Intel Quartus Prime Version	Deskripsyon	Enpak
21.3	Premye Liberasyon	–

Nios V/m Processeur Intel FPGA IP (Intel Quartus Prime Standard Edition) Nòt lage

Nios V/m processeur Intel FPGA IP v1.0.0

Tablo 6. v1.0.0 2022.10.31

Intel Quartus Prime Version	Deskripsyon	Enpak
22.1yèm	Premye lage.	–

Achiv yo

Intel Quartus Prime Pro edisyon

Nios V Processeur Referans Manyèl Achiv yo

Pou dènye vèsyon ak vèsyon anvan gid itilizatè sa a, al gade nan Nios® V Processor Reference Manual. Si yon IP oswa yon vèsyon lojisyèl pa nan lis la, gid itilizatè a pou IP oswa vèsyon lojisyèl anvan an aplike.
Vèsyon IP yo se menm jan ak vèsyon lojisyèl Intel Quartus Prime Design Suite jiska v19.1. Soti nan vèsyon lojisyèl Intel Quartus Prime Design Suite 19.2 oswa pita, nwayo IP gen yon nouvo konplo vèsyon IP.

Nios V Embedded Processor Design Handbook Archives

Pou dènye vèsyon ak vèsyon anvan gid itilizatè sa a, al gade nan Nios® V Embedded Processor Design Handbook. Si yon IP oswa vèsyon lojisyèl pa nan lis la, gid itilizatè a pou IP oswa vèsyon lojisyèl anvan an aplike.
Vèsyon IP yo se menm jan ak vèsyon lojisyèl Intel Quartus Prime Design Suite jiska v19.1. Soti nan vèsyon lojisyèl Intel Quartus Prime Design Suite 19.2 oswa pita, nwayo IP gen yon nouvo konplo vèsyon IP.

Nios V Processor Software Developer Handbook Archives

Pou dènye vèsyon yo ak vèsyon anvan yo nan gid itilizatè sa a, al gade nan Nios® V Processor Software Developer Handbook. Si yon IP oswa yon vèsyon lojisyèl pa nan lis la, gid itilizatè a pou IP oswa vèsyon lojisyèl anvan an aplike.
Vèsyon IP yo se menm jan ak vèsyon lojisyèl Intel Quartus Prime Design Suite jiska v19.1. Soti nan vèsyon lojisyèl Intel Quartus Prime Design Suite 19.2 oswa pita, nwayo IP gen yon nouvo konplo vèsyon IP.

Intel Quartus Prime Standard edisyon

Ale nan gid itilizatè sa yo pou jwenn enfòmasyon sou processeur Nios V pou Intel Quartus Prime Standard Edition.

Enfòmasyon ki gen rapò

• Nios® V Embedded Processor Design Handbook Dekri fason pou itilize zouti yo pi efikasman, rekòmande estil konsepsyon, ak pratik pou devlope, debogaj, ak optimize sistèm entegre lè l sèvi avèk processeur Nios® V ak zouti Intel bay yo (Gid itilizatè Intel Quartus Prime Standard Edition). ).

Nios® V Processeur Referans Manyèl

• Bay enfòmasyon sou referans pèfòmans processeur Nios V, achitekti processeur, modèl pwogramasyon an, ak aplikasyon debaz la (Gid itilizatè Intel Quartus Prime Standard Edition).

Nios® V Processor Software Developer Handbook

• Dekri anviwònman devlopman lojisyèl processeur Nios® V, zouti ki disponib, ak pwosesis pou konstwi lojisyèl pou kouri sou processeur Nios® V (Gid itilizatè Intel Quartus Prime Standard Edition).

Nios® V Processeur Intel® FPGA IP Release Notes 8

Dokiman / Resous

	Intel Nios V processeur Intel FPGA IP lojisyèl [pdfGid Itilizatè Nios V processeur Intel FPGA IP lojisyèl, processeur Intel FPGA IP lojisyèl, FPGA IP lojisyèl, IP lojisyèl, lojisyèl
	Intel Nios V Processeur Intel FPGA IP [pdfGid Itilizatè Nios V Processeur Intel FPGA IP, Processeur Intel FPGA IP, Intel FPGA IP, FPGA IP, IP

Referans

• Manyèl itilizatè