intel AN 829 PCI Express* Avalon MM DMA Reference Design

AN 829: Konsepsyon referans PCI Express* Avalon®-MM DMA

Entwodiksyon

PCI Express* Avalon® Memory-Mapped (Avalon-MM) Direct Memory Access (DMA) Reference Design demontre pèfòmans Intel® Arria® 10, Intel Cyclone® 10 GX, ak Intel Stratix® 10 Hard IP pou PCIe* lè l sèvi avèk yon koòdone Avalon-MM ak yon kontwolè DMA entegre, wo-pèfòmans.
Konsepsyon an gen ladan yon chofè lojisyèl Linux pou mete sou pye transfè DMA yo. DMA lekti a deplase done ki soti nan memwa sistèm nan nan memwa sou chip oswa ekstèn. DMA ekri a deplase done ki soti nan memwa sou chip oswa ekstèn nan memwa sistèm lan. Chofè lojisyèl Linux la tou mezire pèfòmans sistèm lan. Konsepsyon referans sa a pèmèt ou evalye pèfòmans pwotokòl PCIe a lè w sèvi ak koòdone Avalon-MM ak yon DMA ki wo-pèfòmans entegre.
Figi 1: Dyagram blòk konsepsyon referans PCIe Avalon-MM DMADyagram blòk sa a montre tou de opsyon memwa sou chip ak opsyon memwa ekstèn.

Nòt:

1. Write Mover transfere done ki soti nan domèn lokal nan domèn lame a
2. Read Mover transfere done ki soti nan domèn lame a nan domèn lokal yo

Intel Corporation. Tout dwa rezève. Intel, logo Intel ak lòt mak Intel yo se mak komèsyal Intel Corporation oswa filiales li yo. Intel garanti pèfòmans pwodwi FPGA ak semi-conducteurs li yo selon espesifikasyon aktyèl yo an akò ak garanti estanda Intel a, men li rezève dwa pou fè chanjman nan nenpòt pwodwi ak sèvis nenpòt ki lè san avètisman. Intel pa asime okenn responsablite oswa responsablite ki soti nan aplikasyon an oswa itilizasyon nenpòt enfòmasyon, pwodwi oswa sèvis ki dekri la a eksepte si Intel te dakò ekspreseman alekri. Yo konseye kliyan Intel yo pou yo jwenn dènye vèsyon espesifikasyon aparèy yo anvan yo konte sou nenpòt enfòmasyon ki pibliye epi anvan yo pase lòd pou pwodwi oswa sèvis yo.

• Lòt non ak mak yo ka reklame kòm pwopriyete lòt moun.

Enfòmasyon ki gen rapò

• Intel Stratix 10 Avalon-MM Entèfas pou Gid Itilizatè solisyon PCIe
• Gid itilizatè Intel Arria 10 oswa Intel Cyclone 10 Avalon-MM DMA pou solisyon PCIe
• PCI Express Base Specification Revizyon 3.0

DMA Referans Design Materyèl ak Kondisyon Lojisyèl

Kondisyon pyès ki nan konpitè
Konsepsyon referans lan mache sou twous devlopman sa yo:

• Intel Arria 10 GX FPGA Devlopman Twous
• Intel Cyclone 10 GX FPGA Devlopman Twous
• Intel Stratix 10 FPGA Devlopman Twous
• Konsepsyon referans lan mande de òdinatè:
• Yon òdinatè ki gen yon plas PCIe Gen3 x8 oswa x16 kap kouri Linux. Òdinatè sa a se òdinatè nimewo 1.
• Yon dezyèm òdinatè ak vèsyon lojisyèl Intel Quartus® Prime 18.0 enstale. Òdinatè sa a telechaje objè FPGA SRAM la File (.sof) nan FPGA sou twous devlopman an. Òdinatè sa a se òdinatè nimewo 2.

Kondisyon lojisyèl

• Lojisyèl konsepsyon referans enstale sou nimewo òdinatè 1. Desen referans yo disponib nan Intel FPGA Design Store. Achiv platfòm Intel Quartus Prime Pro Edition File (.par) gen ladan sentèz rekòmande, fitter, ak anviwònman analiz distribisyon pou paramèt yo espesifye nan desen referans yo.
• Lojisyèl Intel Quartus Prime enstale sou òdinatè nimewo 2. Ou ka telechaje lojisyèl sa a soti nan Intel Quartus Prime Pro Edition Software Features/Download web paj.
• Se chofè Linux configuré espesyalman pou desen referans sa yo.

Enfòmasyon ki gen rapò

• Intel Arria 10 Referans Design
  • Telechaje konsepsyon referans la ak lojisyèl konsepsyon nan Design Store la.
• Intel Cyclone 10 GX referans konsepsyon
  • Telechaje konsepsyon referans la ak lojisyèl konsepsyon nan Design Store la.
• Konsepsyon referans Stratix 10
  • Telechaje konsepsyon referans la ak lojisyèl konsepsyon nan Design Store la.
• Sant Telechaje Intel Quartus Prime Pro Edition

Avalon-MM DMA Bridge Modil Deskripsyon

Koòdone Avalon-MM ak DMA gen ladan modil sa yo:
Figi 2. Dyagram blòk konsepsyon referans PCIe Avalon-MM DMADyagram bock sa a montre tou de opsyon memwa sou chip ak opsyon memwa ekstèn.

Nòt:

1. Write Mover transfere done ki soti nan domèn lokal nan domèn lame a
2. Read Mover transfere done ki soti nan domèn lame a nan domèn lokal yo

Li done Mover
Lekti Done Mover voye memwa lekti Pake Kouch Tranzaksyon (TLPs) en. Apre Read Data Mover resevwa Finisyon an, Read Data Mover ekri done yo resevwa nan sou-chip la oswa memwa ekstèn.
Ekri done Mover
Write Data Mover li done ki soti nan memwa sou chip oswa ekstèn epi li voye done yo en lè l sèvi avèk memwa ekri TLP sou lyen PCIe la.
DMA Deskriptè Kontwolè
Modil Descriptor Controller la jere operasyon lekti ak ekri DMA yo. Lojisyèl lame pwogram anrejistre entèn yo nan Kontwolè Deskriptè a ak kote ak gwosè tab la deskriptè ki abite nan memwa sistèm lame a atravè pò mèt Avalon-MM RX. Dapre enfòmasyon sa a, Kontwolè Deskriptè a dirije Read Data Mover pou kopye tout tab la nan FIFO lokal yo pou ekzekisyon. Kontwolè deskriptè a voye estati fini an amont atravè pò esklav Avalon TX (TXS).
Ou kapab tou itilize kontwolè deskriptè ekstèn pwòp ou a pou jere Li ak Ekri Done Movers yo. Sepandan, ou pa ka chanje koòdone ki genyen ant kontwolè ekstèn pwòp ou a ak Li ak Ekri Done Movers ki entegre nan konsepsyon referans la.
TX esklav
Modil TX esklav la pwopaje Avalon-MM li ak ekri en. Mèt ekstèn Avalon-MM, ki gen ladan mèt kontwòl DMA a, ka jwenn aksè nan memwa sistèm lè l sèvi avèk TX Slave la. Kontwolè DMA a sèvi ak chemen sa a pou mete ajou estati DMA en, lè l sèvi avèk TLPs Message Signaled Interrupt (MSI). Mèt RX (Pò entèn pou kontwòl BAR0) Modil Mèt RX la pwopaje yon sèl dword li ak ekri TLP soti nan Port Rasin nan domèn Avalon-MM atravè yon pò mèt Avalon-MM 32-bit. Lojisyèl bay RX Mèt la enstriksyon pou l voye enfòmasyon sou kontwòl, estati, ak deskriptè bay esklav Avalon-MM, ki gen ladan esklav kontwòl DMA. Pò RX Mèt la se yon pò entèn ki pa vizib nan Platform Designer.

Travay ak konsepsyon referans la

Yerachi pwojè

Konsepsyon referans lan itilize estrikti anyè sa a:

• tèt—Modil nan nivo siperyè.
• top_hw— Platfòm Designer tèt-nivo files. Si ou modifye konsepsyon an lè l sèvi avèk Platform Designer, ou dwe rejenere sistèm nan pou chanjman yo pran efè.

Paramèt Anviwònman pou PCI Express Hard IP Varyasyon

Konsepsyon referans sa a sipòte yon gwosè chaj maksimòm 256-byte. Tablo sa yo bay lis valè pou tout paramèt yo.
Tablo 1. Anviwònman Sistèm

Paramèt	Valè
Kantite liy yo	Intel Cyclone 10 GX: x4 Intel Arria 10, Intel Stratix 10: x8
To Lane	Intel Cyclone 10 GX: Gen2 (5.0 Gbps) Intel Arria 10 Intel Stratix 10: Gen3 (8.0 Gbps)
Alokasyon kredi tanpon RX - pèfòmans pou demann ou resevwa	Intel Arria 10, Intel Cyclone 10 GX: Low Intel Stratix 10: Pa disponib

Tablo 2.Anviwònman Rejis Adrès Debaz (BAR).

Paramèt	Valè
BAR0	64-bit memwa prefètchable
BAR1	Andikape
BAR2	64-bit memwa prefètchable BAR2 enfim pou Intel Stratix 10
kontinye…

Paramèt	Valè
BAR3	Andikape
BAR4	64-bit memwa prefètchable BAR4 enfim pou Intel Arria 10 ak Intel Cyclone 10 GX
BAR5	Andikape

Tablo 3. Anviwònman Rejis Idantifikasyon Aparèy

Paramèt	Valè
ID vandè	0x00001172
ID aparèy	0x0000E003
ID revizyon	0x00000001
Kòd Klas	0x00000000
Didantite Vandè Subsystem	0x00000000
ID Aparèy Subsystem	0x00000000

Tablo 4. Kapasite PCI Express/PCI*

Paramèt	Valè
Gwosè maksimòm chaj	256 Byte
Ranje tan fini	Okenn
Aplike Konplete Timeout Disable	Pèmèt

Tablo 5.Anviwònman pou rapò erè

Paramèt	Valè
Rapò Erè Avanse (AER)	Pèmèt
ECRC tcheke	Andikape
jenerasyon ECRC	Andikape

Tablo 6.Anviwònman Link

Paramèt	Valè
Nimewo pò lyen	1
Konfigirasyon revèy plas	Pèmèt

Tablo 7. Message Signaled Interrupts (MSI) ak MSI-XSettings

Paramèt	Valè
Kantite mesaj MSI yo mande yo	4
Aplike MSI-X	Andikape
Gwosè tab la	0
Tablo konpanse	0x0000000000000000
kontinye…

Paramèt	Valè
Tab endikatè BAR	0
Antant etalaj bit (PBA) konpanse	0x0000000000000000
PBA BAR Endikatè	0

Tablo 8. Jesyon pouvwa

Paramèt	Valè
Endpoint L0s latansi akseptab	Maksimòm 64 ns
Endpoint L1 latansi akseptab	Maksimòm 1 us

Tablo 9. Anviwònman espas adrès PCIe

Paramèt	Valè
Adrès lajè espas memwa PCIe aksesib	40

PCIe Avalon-MM DMA Referans Design Platform Designer Systems

Imaj sa yo montre sistèm Platform Designer pou aparèy Intel Arria 10, Intel Cyclone 10 GX, ak Intel Stratix 10.
Figi 3. Intel Arria 10 GX DMA Referans Design Platform Designer System

Figi 4.Intel Cyclone 10 GX GX DMA Referans Design Platform Designer System

Figi 5. Intel Stratix 10 GX DMA Referans Design Platform Designer SystemKonsepsyon Intel Stratix 10 la gen ladan eleman tiyo ak lojik revèy ki pa prezan nan lòt aparèy yo.

Tablo 10.Platform Designer Port Descriptions

Port	Fonksyon	Deskripsyon
rxm_bar2 or rxm_bar4	Avalon-MM pò	Sa a se yon pò mèt Avalon-MM. Lame PCIe a jwenn aksè memwa atravè PCIe BAR2 pou aparèy Intel Arria 10 ak Intel Cyclone 10 GX. Lame a jwenn aksè memwa a atravè PCIe BAR4 pou aparèy Intel Stratix 10. BAR sa yo konekte nan tou de sou-chip ak memwa ekstèn. Nan yon aplikasyon tipik, lojisyèl sistèm kontwole BAR sa a pou inisyalize done o aza nan memwa ekstèn lan. Lojisyèl tou li done yo tounen pou verifye operasyon kòrèk.
tx	TX Avalon-MM esklav	Sa a se yon pò esklav Avalon-MM. Nan yon aplikasyon tipik, yon mèt Avalon-MM kontwole pò sa a pou voye lekti memwa ak ekri nan domèn PCIe. Lè DMA a fini operasyon an, Kontwolè Deskriptè a sèvi ak pò sa a pou ekri estati DMA tounen nan tablo deskriptè a nan domèn PCIe. Kontwolè deskriptè a sèvi ak pò sa a tou pou voye entèwonp MSI en.
dma_rd_master	Li done Mover	Sa a se yon pò mèt Avalon-MM. Read Data Mover itilize mèt Avalon-MM sa a pou deplase done ki soti nan domèn PCIe nan swa sou chip oswa memwa ekstèn. Read Data Mover la tou sèvi ak pò sa a pou chache deskriptè nan domèn PCIe a epi ekri yo nan FIFO a nan Deskriptè Controller la. Konsepsyon an gen ladan tab deskriptè separe pou deskriptè li ak ekri. An konsekans, pò dma_rd_master konekte ak wr_dts_slave pou ekri DMA deskriptè FIFO a ak rd_dts_slave pou li DMA deskriptè FIFO.
dma_wr_master	Ekri done Mover	Sa a se yon pò mèt Avalon-MM. Write Data Mover itilize mèt Avalon-MM sa a pou li done ki soti nan swa sou-chip oswa memwa ekstèn epi ekri done nan domèn PCIe. Kontwolè memwa ekstèn lan se yon RAM sèl-pò. Kontinwe, Write Data Mover ak Read Data Mover dwe pataje pò sa a pou evalye memwa ekstèn.
wr_dts_slave rd_dts_slave	FIFO nan Deskriptè Controller	Sa yo se pò esklav Avalon-MM pou FIFO yo nan Deskriptè Controller la. Lè Read Data Mover jwenn deskriptè yo nan memwa sistèm, Read Data Mover ekri deskriptè yo nan FIFO lè l sèvi avèk pò wr_dts_slave ak rd_dts_slave.
wr_dcm_master rd_dcm_master	Modil kontwòl nan Descriptor Controller	Modil kontwòl Controller Deskriptè a gen ladan yon sèl transmèt ak yon pò resevwa pou DMA li ak ekri. Pò resevwa a konekte ak RXM_BAR0. Pò transmèt la konekte ak txs yo. Chemen resevwa soti nan RXM_BAR0 konekte anndan an. RXM_BAR0 pa montre nan panèl koneksyon Platform Designer. Pou chemen transmèt la, tou de li ak ekri pò DMA konekte ak txs yo deyò. Pò sa yo vizib nan panèl koneksyon Platform Designer.
Koneksyon entèn, pa montre	Avalon-MM pò	Pò mèt Avalon-MM sa a pase aksè memwa soti nan lame PCIe a nan PCIe BAR0. Lame a sèvi ak pò sa a pou pwograme Deskripteur Controller la. Paske konsepsyon referans sa a gen ladan Controller Deskriptè a kòm yon modil entèn, Platform Designer pa montre pò sa a sou panèl koneksyon ki pi wo a.
onchip_memory2_0	64 KB Double Port RAM	Sa a se yon 64-KB doub-pò sou-chip memwa. Ranje adrès la se 0x0800_0000-0x0800_FFFF sou otobis Avalon-MM la. Adrès sa a se adrès sous pou ekri DMA oswa adrès destinasyon pou li DMA. Pou anpeche done koripsyon, lojisyèl divize memwa a nan rejyon separe pou li ak ekri. Rejyon yo pa sipèpoze.
Intel DDR3 oswa DDR4 kontwolè	DDR3 oswa DDR4 Kontwolè	Sa a se yon sèl-pò DDR3 oswa DDR4 kontwolè.

Etap pwosedi DMA

Lojisyèl ki kouri sou lame a konplete etap sa yo pou kòmanse DMA a epi verifye rezilta yo:

1. Lojisyèl asiyen memwa sistèm pou tablo deskriptè a.
2. Lojisyèl asiyen memwa sistèm pou transfè done DMA yo.
3. Lojisyèl ekri deskriptè yo nan tablo deskriptè a nan memwa sistèm lan. DMA sipòte jiska 128 deskriptè lekti ak 128 ekriti. Tablo deskriptè a anrejistre enfòmasyon sa yo:
   1. Deskriptè ID, sòti nan 0-127
   2. Sous adrès
   3. Adrès destinasyon an
   4. Gwosè
4.  Pou DMA a li, lojisyèl an inisyalize espas memwa sistèm lan ak done o aza. Read Data Mover la deplase done sa yo soti nan memwa sistèm nan swa sou-chip la oswa memwa ekstèn. Pou ekri DMA a, lojisyèl an inisyalize sou-chip la oswa memwa ekstèn ak done o aza. Write Data Mover la deplase done ki soti nan memwa sou chip oswa ekstèn nan memwa sistèm lan.
5. Lojisyèl pwograme rejis yo nan modil kontwòl Descriptor Controller la atravè BAR0. Programming espesifye adrès debaz tab deskriptè a nan memwa sistèm ak adrès baz FIFO ki estoke deskriptè yo nan FPGA.
6. Pou kòmanse DMA a, lojisyèl ekri ID dènye deskriptè a nan lojik kontwòl Kontwolè Deskriptè a. DMA a kòmanse chache deskriptè yo. DMA a kòmanse ak ID deskriptè 0 epi fini ak ID dènye deskriptè a.
7. Apre transfè done pou dènye deskriptè a fin ranpli, Kontwolè deskriptè a ekri 1'b1 nan ti bout la nan tab deskriptè a ki koresponn ak dènye deskriptè a nan domèn PCIe lè l sèvi avèk pò txs la.
8. Lojisyèl sondaj Done ti jan nan antre tablo deskriptè ki koresponn ak dènye deskriptè a. Apre DMA Controller la ekri Done Bit, DMA Controller la kalkile debi. Lojisyèl konpare done yo nan memwa sistèm nan ak memwa sou-chip la oswa ekstèn. Tès la pase si pa gen okenn erè.
9. Pou similtane lekti ak ekri, lojisyèl an kòmanse operasyon an li DMA anvan operasyon an ekri DMA. DMA a fini lè tout DMA li ak ekri yo fini.

Mete kanpe Materyèl la

1. Kouran òdinatè nimewo 1.
2. Ploge kat FPGA Development Kit la nan yon plas PCIe ki sipòte Gen2 x4 oswa Gen3 x8.
3. Pou Intel Stratix 10 10 FPGA Development Kit, konektè J26 ak J27 pouvwa kat la. Apre w fin mete kat la nan yon plas PCIe ki disponib, konekte 2 × 4- ak 2 × 3-pin PCIe câbles pouvwa soti nan ekipman pou pouvwa a nan nimewo òdinatè 1 a J26 a ak J27 nan kat la PCIe, respektivman.
4. Konekte yon kab USB ki soti nan òdinatè nimewo 2 ak Twous Devlopman FPGA la. Twous Devlopman an gen ladann yon kab Intel FPGA Download pou pwogramasyon FPGA.
5. Pou monte FPGA Devlopman Twous atravè plas PCIe a, alimante sou òdinatè nimewo 1 a. Altènativman, ou ka monte FPGA Devlopman Twous lè l sèvi avèk adaptè pouvwa ekstèn ki anbake ak twous la.
6. Pou Twous Devlopman Intel Cyclone 10 GX FPGA, yon osilator pwogramasyon sou tablo se sous revèy pou konpozan pyès ki nan konpitè. Swiv enstriksyon ki nan Mete kanpe Intel Cyclone 10 GX FPGA Programmable Oscillator pou pwograme osilateur sa a.
7. Sou òdinatè nimewo 2, pote pwogramè Intel Quartus Prime a epi konfigirasyon FPGA a atravè yon kab Intel FPGA Download.
   Nòt: Ou dwe rekonfigire FPGA a chak fwa Twous Devlopman FPGA a pèdi pouvwa.
8. Pou fòse enimerasyon sistèm nan dekouvri aparèy PCIe a, rekòmanse òdinatè a 1. Si w ap itilize Intel Stratix 10 GX FPGA Development Kit la, ou ka resevwa mesaj erè sa a pandan inisyalizasyon BIOS si memwa ki trase I/O se sèlman 4 GB: Ensifizan. Resous PCI Detekte. Pou rezoud pwoblèm sa a, pèmèt Above 4G Decoding nan meni BIOS Boot la.

Enfòmasyon ki gen rapò

Programming Intel Cyclone 10 GX FPGA Oscillator nan paj 12

• Pwogramasyon Intel Cyclone 10 GX FPGA osilator la
• Twous Devlopman Intel Cyclone 10 GX la gen ladann yon osilator pwogramasyon ke ou dwe mete kanpe anvan ou ka kouri konsepsyon referans pou aparèy Intel Cyclone 10 GX. Yon entèfas ClockController pèmèt ou enpòte paramèt kòrèk yo.

1. Chèche lyen kolateral pou twous (zip) nan zòn Dokimantasyon Intel Cyclone 10 GX FPGA Development Kit la. web paj.
2. Sèvi ak lyen sa a pou telechaje cyclone-10-gx-kit-collateral.zip
3. Dekonprime cyclone-10-gx-kit-collateral.zip nan yon anyè k ap travay sou òdinatè nimewo 2.
4. Pou parèt bwat dyalòg Clock Controller la, tape kòmandman sa yo: % cd /cyclone-10-gx-colateral/examples/board_test_system/ % ./ClockController.sh
   Figi 6.Clock Controller GUI nan Eta Inisyal
5. Nan entèfas Clock Controller, klike sou Import.
6. Navige nan /cyclone-10-gx-colateral/examples/board_test_system/ anyè epi chwazi U64-Registers.txt.
7. Pou enpòte paramèt anrejistreman yo, klike sou Louvri.
   Mesaj la, Si5332 Register Map enpòte avèk siksè montre. Ou ta dwe wè paramèt revèy yo montre anba a.

Figi 7. Anviwònman revèy pou Intel Cyclone 10 GX FPGA Development Kit

Enfòmasyon ki gen rapò

Enstalasyon Materyèl la nan paj 11

Enstale chofè tès DMA a ak kouri lojisyèl DMA Linux

1. Nan yon fenèt tèminal sou òdinatè 1, chanje nan anyè chofè DMA a epi ekstrè AN829_driver.tar lè w tape kòmandman sa yo: cd % / /_PCIe DMA_ _project/driver% tar -xvf AN829_driver.tar
2. Pou enstale chofè Linux pou fanmi aparèy ki apwopriye a, tape lòd:% sudo./install Valè valab pou se arria10, cyclone10, ak stratix10.
3. Pou kouri aplikasyon DMA a, tape lòd sa a: %./run Aplikasyon an enprime kòmandman ki disponib pou presize trafik DMA a. Pa default, lojisyèl an pèmèt DMA li, DMA ekri, ak DMA similtane li ak ekri. Tablo sa a bay lis kòmandman ki disponib yo:

Tablo 11. Kòmandman tès DMA yo

Nimewo Kòmandman	Fonksyon
1	Kòmanse DMA la.
2	Aktive oswa enfim li DMA.
3	Aktive oswa enfim ekri DMA.
4	Pèmèt oswa enfim similtane lekti ak ekri DMA.
5	Mete kantite dwords pou chak deskriptè. Ranje legal la se 256-4096 dwords.
6	Mete kantite deskriptè yo. Ranje legal la se 1-127 deskriptè.
7	Pa default, konsepsyon referans la chwazi memwa sou-chip. Si w chwazi kòmandman sa a kouri konsekitif chanje ant sou-chip ak memwa ekstèn.
8	Kouri yon DMA a nan yon bouk kontinyèl.
10	Sòti

Pou egzanpample, tape kòmandman sa yo pou presize 4096 mo pou chak deskriptè ak 127 deskriptè: % 5 4096 % 6 127 % 8

Figi sa yo montre debi pou lekti DMA, ekri DMA, ak lekti ak ekri DMA similtane:

Figi 8. Intel Arria 10 DMA Debi

Figi 9. Intel Cyclone 10 GX DMA DebiFigi 10. Debi Intel Stratix 10 DMA

Konprann debi PCI Express

Debi a nan yon sistèm PCI Express depann de faktè sa yo:

• Pwotokòl anlè
• Gwosè chaj
• Konplete latansi
• Latansi aktyalizasyon kontwòl koule
• Aparèy ki fòme lyen an

Pwotokòl anlè
Pwotokòl anlè gen ladan twa eleman sa yo:

• 128b/130b kodaj ak dekodaj — Gen3 lyen itilize kodaj 128b/130b. Kodaj sa a ajoute de (sync) Bits nan chak transfè done 128-bit. Kontinwe, kodaj ak dekodaj sou tèt yo piti anpil nan 1.56%. Pousantaj done efikas yon lyen Gen3 x8 se apeprè 8 jigokte pou chak segonn (GBps).
• Data Link Layer Packages (DLLPs) ak Physical Layer Packages (PLPs) — Yon lyen aktif transmèt tou DLLP ak PLP. PLP yo konpoze de SKP òdone ansanm ki se
  16-24 octets. DLLP yo se de mo. DLLP yo aplike kontwòl koule ak pwotokòl ACK/NAK.
• TLP Packet Overhead—Tès anlè ki asosye ak yon sèl TLP varye ant 5-7 dwords si ECRC opsyonèl la pa enkli. Anlè a gen ladan jaden sa yo:
  • Senbòl yo Ankadre Kòmanse ak Fen
  • ID sekans lan
  • Yon header TLP 3- oswa 4-dword
  • Link Cyclic Redundancy Check (LCRC) la
  • 0-1024 dwords nan chaj done
• Figi 11. Fòma Pake TLP

Kòmanse 1 Byte

sekans 2 Byte

TLP Header 3-4 DW

Done Payload 0-1024 DW

CICR 1 DW

LCRC 1 DW

Fen 1 Byte

Debi pou Ekri afiche

Kalkil debi maksimòm teyorik la itilize fòmil sa a: Debi = gwosè chaj / (gwosè chaj + anlè) * to done lyen

Figi 12. Debi maksimòm pou ekriti memwa

Grafik la montre debi maksimòm ak diferan gwosè TLP ak gwosè chaj. DLLP yo ak PLP yo eskli nan kalkil sa a. Pou yon gwosè chaj maksimòm 256-byte ak yon header 3-dword anlè a se senk dwords. Paske koòdone a se 256 bits, header 5-dword la mande pou yon sèl sik otobis. Chaj 256-byte a mande 8 sik otobis.

Debi teyorik maksimòm pou ekriti memwa (x1)

Ekwasyon sa a montre debi maksimòm teyorik la: Debi maksimòm = 8 sik/9 sik = 88.88% * 8 GBps = 7.2 GBps

Espesifye Gwosè maksimòm chaj la

Rejis kontwòl aparèy la, bits [7:5], presize gwosè maksimòm chaj TLP sistèm aktyèl la. Champ Maximum Payload Size nan anrejistreman Kapasite Aparèy la, Bits [2:0], presize valè maksimòm akseptab pou chaj la. Ou presize paramèt pou lekti sèlman sa a, ki rele Maximum Payload Size, lè l sèvi avèk editè paramèt la. Apre yo fin detèmine chaj maksimòm TLP pou sistèm aktyèl la, lojisyèl anrejistre valè sa a nan rejis kontwòl aparèy la. Valè sa a dwe mwens pase chaj maksimòm ki espesifye nan jaden Gwosè maksimòm chaj nan rejis Kapasite Aparèy la.
Konprann kontwòl koule pou PCI Express
Kontwòl koule garanti ke yon TLP pa transmèt sof si reseptè a gen ase espas tanpon pou aksepte TLP la. Gen kredi separe pou headers ak done chaj. Yon aparèy bezwen ase header ak payload kredi anvan li voye yon TLP. Lè Kouch Aplikasyon an nan ranpli a aksepte TLP a, li libere espas tanpon RX nan Kouch Tranzaksyon an. Finitè a voye yon pake aktyalizasyon kontwòl koule (FC Mizajou DLLP) pou ranpli kredi yo konsome bay inisyatè a. Lè yon aparèy konsome tout kredi li yo, pousantaj DLLP Mizajou FC pou ranpli kredi en-tête ak chaj pay limite debi. Mizajou kontwòl koule yo depann de gwosè maksimòm chaj la ak latans de aparèy ki konekte.

Debi pou lekti

PCI Express sèvi ak yon modèl tranzaksyon divize pou lekti. Tranzaksyon li a gen ladan etap sa yo:

1. Moun k ap fè demann lan voye yon demann pou lekti memwa.
2. Moun k ap ranpli a voye ACK DLLP pou rekonèt Demann lekti memwa a.
3. Moun ki ranpli a retounen yon Konplete ak Done. Finitè a ka divize Konplesyon an nan plizyè pake.

Debi lekti anjeneral pi ba pase debi ekri paske lekti mande pou de tranzaksyon olye pou yo yon sèl ekri pou menm kantite done. Debi lekti a depann tou de reta ale nan vwayaj la ant lè Kouch Aplikasyon an bay yon Demann Lekti Memwa ak tan an lè done yo mande yo retounen. Pou maksimize debi a, aplikasyon an dwe bay ase demann lekti eksepsyonèl pou kouvri reta sa a.

Figi 13. Li tan demann

Figi ki anba yo montre tan pou Demann Lekti Memwa (MRD) ak Konplesyon ak Done (CplD). Premye figi a montre moun ki fè demann lan ap tann pou fini an anvan li bay demann ki vin apre yo. Rezilta ap tann nan pi ba debi. Dezyèm figi a montre moun k ap fè demann lan fè plizyè demann lekti eksepsyonèl pou elimine reta apre premye done yo retounen. Elimine reta rezilta nan pi wo debi.

Pou kenbe debi maksimòm pou pake done konplè yo, moun ki fè demann lan dwe optimize paramèt sa yo:

• Nimewo a nan konplesyon nan tanpon RX la
• Pousantaj Kouch Aplikasyon an bay demann lekti ak trete done yo fini

Li gwosè demann
Yon lòt faktè ki afekte debi se gwosè demann li. Si yon moun ki fè demann lan bezwen done 4 KB, moun ki fè demann lan ka bay kat, 1 KB demann lekti oswa yon sèl demann lekti 4 KB. Demann 4 KB a rezilta nan pi wo debi pase kat, 1 KB li. Gwosè demann pou lekti maksimòm nan rejis kontwòl aparèy la, bits [14:12], presize gwosè demann pou lekti a.
Demann Lekti Eksepsyonèl
Yon faktè final ki ka afekte debi a se kantite demann lekti eksepsyonèl. Si demann lan voye plizyè demann lekti pou amelyore debi, kantite header ki disponib tags limite kantite demann lekti eksepsyonèl yo. Pou reyalize pi wo pèfòmans, Intel Arria 10 ak Intel Cyclone 10 GX li DMA ka itilize jiska 16 header. tags. Intel Stratix 10 li DMA ka itilize jiska 32 header tags.

Konprann Mezi Debi

Pou mezire debi, chofè lojisyèl an pran de fwaamps. Lojisyèl pran premye fwaamp yon ti tan apre ou tape lòd la ./run. Lojisyèl pran dezyèm fwaamp apre DMA fin ranpli epi retounen estati fini obligatwa a, EPLAST. Si li DMA, ekri DMA ak similtane lekti ak ekri DMA yo tout pèmèt, chofè a pran sis fwa.amps fè twa mezi yo.

Diferans debi pou sou-chip ak memwa ekstèn

Konsepsyon referans sa a bay yon chwa ant memwa sou-chip aplike nan twal FPGA a ak memwa ekstèn ki disponib sou PCB la. Memwa sou-chip la sipòte pò lekti ak ekri separe. Kontinwe, memwa sa a sipòte similtane lekti ak ekri DMA. Memwa ekstèn lan sipòte yon sèl pò. Kontinwe, memwa ekstèn lan pa sipòte similtane lekti DMA ak ekri aksè DMA. Anplis de sa, latansi memwa ekstèn pi wo pase latansi memwa sou chip. De diferans sa yo ant memwa sou-chip ak ekstèn rezilta nan pi ba debi pou aplikasyon memwa ekstèn lan. Pou konpare debi pou memwa sou chip ak ekstèn, chwazi kòmandman 7 pou kouri youn apre lòt pou chanje ant memwa sou chip ak ekstèn.

Istwa revizyon dokiman pou AN 829: Konsepsyon referans PCI Express Avalon-MM DMA

Vèsyon dokiman an	Intel Quartus Prime Version	Chanjman
2018.06.11	18.0	Premye lage.

AN 829: PCI Express* Avalon®-MM DMA Referans Konsepsyon 22

Dokiman / Resous

intel AN 829 PCI Express* Avalon MM DMA Reference Design [pdfGid Itilizatè AN 829 PCI Express Avalon MM DMA Referans Design, AN 829, PCI Express Avalon MM DMA Referans Konsepsyon, Express Avalon MM DMA Referans Konsepsyon, Avalon MM DMA Referans Konsepsyon, DMA Referans Konsepsyon

Referans

• Manyèl itilizatè